mirror of
https://github.com/mauiaaron/apple2.git
synced 2024-06-26 00:29:27 +00:00
Refactor CPU code
* Moves cpu jump table, opcycles table, and others to C
* Removes support for old/unused/deprecated nmos routines and tables
This commit is contained in:
Aaron Culliney
parent
5ec2901e98
commit
148dfa2f20
1723
src/asm386/cpu.S
1723
src/asm386/cpu.S
File diff suppressed because it is too large
Load Diff
565
src/cpu-supp.c
565
src/cpu-supp.c
|
|
@ -16,15 +16,546 @@
|
|||
|
||||
#include "common.h"
|
||||
|
||||
struct cpu65_state cpu65_current;
|
||||
struct cpu65_extra cpu65_debug;
|
||||
struct cpu65_state cpu65_current = { 0 };
|
||||
struct cpu65_extra cpu65_debug = { 0 };
|
||||
|
||||
int16_t cpu65_cycle_count;
|
||||
int16_t cpu65_cycles_to_execute;
|
||||
uint8_t cpu65__signal;
|
||||
int16_t cpu65_cycle_count = 0;
|
||||
int16_t cpu65_cycles_to_execute = 0;
|
||||
uint8_t cpu65__signal = 0;
|
||||
|
||||
static pthread_mutex_t irq_mutex = PTHREAD_MUTEX_INITIALIZER;
|
||||
|
||||
uint8_t cpu65_flags_encode[256] = { 0 };
|
||||
uint8_t cpu65_flags_decode[256] = { 0 };
|
||||
|
||||
memory_vector_t cpu65_vmem[0x10000] = { 0 };
|
||||
|
||||
// ----------------------------------------------------------------------------
|
||||
// 65c02 Opcode Jump Table
|
||||
|
||||
extern void op_BRK(), op_ORA_ind_x(), op_UNK_65c02(), op_TSB_zpage(), op_ORA_zpage(), op_ASL_zpage(), op_RMB0_65c02(), op_PHP(), op_ORA_imm(), op_ASL_acc(), op_TSB_abs(), op_ORA_abs(), op_ASL_abs(), op_BBR0_65c02(), op_BPL(), op_ORA_ind_y(), op_ORA_ind_zpage(), op_TRB_zpage(), op_ORA_zpage_x(), op_ASL_zpage_x(), op_RMB1_65c02(), op_CLC(), op_ORA_abs_y(), op_INA(), op_TRB_abs(), op_ORA_abs_x(), op_ASL_abs_x(), op_BBR1_65c02(), op_JSR(), op_AND_ind_x(), op_BIT_zpage(), op_AND_zpage(), op_ROL_zpage(), op_RMB2_65c02(), op_PLP(), op_AND_imm(), op_ROL_acc(), op_BIT_abs(), op_AND_abs(), op_ROL_abs(), op_BBR2_65c02(), op_BMI(), op_AND_ind_y(), op_AND_ind_zpage(), op_BIT_zpage_x(), op_AND_zpage_x(), op_ROL_zpage_x(), op_RMB3_65c02(), op_SEC(), op_AND_abs_y(), op_DEA(), op_BIT_abs_x(), op_AND_abs_x(), op_ROL_abs_x(), op_BBR3_65c02(), op_RTI(), op_EOR_ind_x(), op_EOR_zpage(), op_LSR_zpage(), op_RMB4_65c02(), op_PHA(), op_EOR_imm(), op_LSR_acc(), op_JMP_abs(), op_EOR_abs(), op_LSR_abs(), op_BBR4_65c02(), op_BVC(), op_EOR_ind_y(), op_EOR_ind_zpage(), op_EOR_zpage_x(), op_LSR_zpage_x(), op_RMB5_65c02(), op_CLI(), op_EOR_abs_y(), op_PHY(), op_EOR_abs_x(), op_LSR_abs_x(), op_BBR5_65c02(), op_RTS(), op_ADC_ind_x(), op_STZ_zpage(), op_ADC_zpage(), op_ROR_zpage(), op_RMB6_65c02(), op_PLA(), op_ADC_imm(), op_ROR_acc(), op_JMP_ind(), op_ADC_abs(), op_ROR_abs(), op_BBR6_65c02(), op_BVS(), op_ADC_ind_y(), op_ADC_ind_zpage(), op_STZ_zpage_x(), op_ADC_zpage_x(), op_ROR_zpage_x(), op_RMB7_65c02(), op_SEI(), op_ADC_abs_y(), op_PLY(), op_JMP_abs_ind_x(), op_ADC_abs_x(), op_ROR_abs_x(), op_BBR7_65c02(), op_BRA(), op_STA_ind_x(), op_STY_zpage(), op_STA_zpage(), op_STX_zpage(), op_SMB0_65c02(), op_DEY(), op_BIT_imm(), op_TXA(), op_STY_abs(), op_STA_abs(), op_STX_abs(), op_BBS0_65c02(), op_BCC(), op_STA_ind_y(), op_STA_ind_zpage(), op_STY_zpage_x(), op_STA_zpage_x(), op_STX_zpage_y(), op_SMB1_65c02(), op_TYA(), op_STA_abs_y(), op_TXS(), op_STZ_abs(), op_STA_abs_x(), op_STZ_abs_x(), op_BBS1_65c02(), op_LDY_imm(), op_LDA_ind_x(), op_LDX_imm(), op_LDY_zpage(), op_LDA_zpage(), op_LDX_zpage(), op_SMB2_65c02(), op_TAY(), op_LDA_imm(), op_TAX(), op_LDY_abs(), op_LDA_abs(), op_LDX_abs(), op_BBS2_65c02(), op_BCS(), op_LDA_ind_y(), op_LDA_ind_zpage(), op_LDY_zpage_x(), op_LDA_zpage_x(), op_LDX_zpage_y(), op_SMB3_65c02(), op_CLV(), op_LDA_abs_y(), op_TSX(), op_LDY_abs_x(), op_LDA_abs_x(), op_LDX_abs_y(), op_BBS3_65c02(), op_CPY_imm(), op_CMP_ind_x(), op_CPY_zpage(), op_CMP_zpage(), op_DEC_zpage(), op_SMB4_65c02(), op_INY(), op_CMP_imm(), op_DEX(), op_WAI_65c02(), op_CPY_abs(), op_CMP_abs(), op_DEC_abs(), op_BBS4_65c02(), op_BNE(), op_CMP_ind_y(), op_CMP_ind_zpage(), op_CMP_zpage_x(), op_DEC_zpage_x(), op_SMB5_65c02(), op_CLD(), op_CMP_abs_y(), op_PHX(), op_STP_65c02(), op_CMP_abs_x(), op_DEC_abs_x(), op_BBS5_65c02(), op_CPX_imm(), op_SBC_ind_x(), op_CPX_zpage(), op_SBC_zpage(), op_INC_zpage(), op_SMB6_65c02(), op_INX(), op_SBC_imm(), op_NOP(), op_CPX_abs(), op_SBC_abs(), op_INC_abs(), op_BBS6_65c02(), op_BEQ(), op_SBC_ind_y(), op_SBC_ind_zpage(), op_SBC_zpage_x(), op_INC_zpage_x(), op_SMB7_65c02(), op_SED(), op_SBC_abs_y(), op_PLX(), op_SBC_abs_x(), op_INC_abs_x(), op_BBS7_65c02();
|
||||
|
||||
void *const cpu65__opcodes[256] = {
|
||||
op_BRK, // 00
|
||||
op_ORA_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_TSB_zpage,
|
||||
op_ORA_zpage,
|
||||
op_ASL_zpage,
|
||||
op_RMB0_65c02,
|
||||
op_PHP, // 08
|
||||
op_ORA_imm,
|
||||
op_ASL_acc,
|
||||
op_UNK_65c02,
|
||||
op_TSB_abs,
|
||||
op_ORA_abs,
|
||||
op_ASL_abs,
|
||||
op_BBR0_65c02,
|
||||
op_BPL, // 10
|
||||
op_ORA_ind_y,
|
||||
op_ORA_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_TRB_zpage,
|
||||
op_ORA_zpage_x,
|
||||
op_ASL_zpage_x,
|
||||
op_RMB1_65c02,
|
||||
op_CLC, // 18
|
||||
op_ORA_abs_y,
|
||||
op_INA,
|
||||
op_UNK_65c02,
|
||||
op_TRB_abs,
|
||||
op_ORA_abs_x,
|
||||
op_ASL_abs_x,
|
||||
op_BBR1_65c02,
|
||||
op_JSR, // 20
|
||||
op_AND_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_BIT_zpage,
|
||||
op_AND_zpage,
|
||||
op_ROL_zpage,
|
||||
op_RMB2_65c02,
|
||||
op_PLP, // 28
|
||||
op_AND_imm,
|
||||
op_ROL_acc,
|
||||
op_UNK_65c02,
|
||||
op_BIT_abs,
|
||||
op_AND_abs,
|
||||
op_ROL_abs,
|
||||
op_BBR2_65c02,
|
||||
op_BMI, // 30
|
||||
op_AND_ind_y,
|
||||
op_AND_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_BIT_zpage_x,
|
||||
op_AND_zpage_x,
|
||||
op_ROL_zpage_x,
|
||||
op_RMB3_65c02,
|
||||
op_SEC, // 38
|
||||
op_AND_abs_y,
|
||||
op_DEA,
|
||||
op_UNK_65c02,
|
||||
op_BIT_abs_x,
|
||||
op_AND_abs_x,
|
||||
op_ROL_abs_x,
|
||||
op_BBR3_65c02,
|
||||
op_RTI, // 40
|
||||
op_EOR_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_EOR_zpage,
|
||||
op_LSR_zpage,
|
||||
op_RMB4_65c02,
|
||||
op_PHA, // 48
|
||||
op_EOR_imm,
|
||||
op_LSR_acc,
|
||||
op_UNK_65c02,
|
||||
op_JMP_abs,
|
||||
op_EOR_abs,
|
||||
op_LSR_abs,
|
||||
op_BBR4_65c02,
|
||||
op_BVC, // 50
|
||||
op_EOR_ind_y,
|
||||
op_EOR_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_EOR_zpage_x,
|
||||
op_LSR_zpage_x,
|
||||
op_RMB5_65c02,
|
||||
op_CLI, // 58
|
||||
op_EOR_abs_y,
|
||||
op_PHY,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_EOR_abs_x,
|
||||
op_LSR_abs_x,
|
||||
op_BBR5_65c02,
|
||||
op_RTS, // 60
|
||||
op_ADC_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_STZ_zpage,
|
||||
op_ADC_zpage,
|
||||
op_ROR_zpage,
|
||||
op_RMB6_65c02,
|
||||
op_PLA, // 68
|
||||
op_ADC_imm,
|
||||
op_ROR_acc,
|
||||
op_UNK_65c02,
|
||||
op_JMP_ind,
|
||||
op_ADC_abs,
|
||||
op_ROR_abs,
|
||||
op_BBR6_65c02,
|
||||
op_BVS, // 70
|
||||
op_ADC_ind_y,
|
||||
op_ADC_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_STZ_zpage_x,
|
||||
op_ADC_zpage_x,
|
||||
op_ROR_zpage_x,
|
||||
op_RMB7_65c02,
|
||||
op_SEI, // 78
|
||||
op_ADC_abs_y,
|
||||
op_PLY,
|
||||
op_UNK_65c02,
|
||||
op_JMP_abs_ind_x,
|
||||
op_ADC_abs_x,
|
||||
op_ROR_abs_x,
|
||||
op_BBR7_65c02,
|
||||
op_BRA, // 80
|
||||
op_STA_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_STY_zpage,
|
||||
op_STA_zpage,
|
||||
op_STX_zpage,
|
||||
op_SMB0_65c02,
|
||||
op_DEY, // 88
|
||||
op_BIT_imm,
|
||||
op_TXA,
|
||||
op_UNK_65c02,
|
||||
op_STY_abs,
|
||||
op_STA_abs,
|
||||
op_STX_abs,
|
||||
op_BBS0_65c02,
|
||||
op_BCC, // 90
|
||||
op_STA_ind_y,
|
||||
op_STA_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_STY_zpage_x,
|
||||
op_STA_zpage_x,
|
||||
op_STX_zpage_y,
|
||||
op_SMB1_65c02,
|
||||
op_TYA, // 98
|
||||
op_STA_abs_y,
|
||||
op_TXS,
|
||||
op_UNK_65c02,
|
||||
op_STZ_abs,
|
||||
op_STA_abs_x,
|
||||
op_STZ_abs_x,
|
||||
op_BBS1_65c02,
|
||||
op_LDY_imm, // A0
|
||||
op_LDA_ind_x,
|
||||
op_LDX_imm,
|
||||
op_UNK_65c02,
|
||||
op_LDY_zpage,
|
||||
op_LDA_zpage,
|
||||
op_LDX_zpage,
|
||||
op_SMB2_65c02,
|
||||
op_TAY, // A8
|
||||
op_LDA_imm,
|
||||
op_TAX,
|
||||
op_UNK_65c02,
|
||||
op_LDY_abs,
|
||||
op_LDA_abs,
|
||||
op_LDX_abs,
|
||||
op_BBS2_65c02,
|
||||
op_BCS, // B0
|
||||
op_LDA_ind_y,
|
||||
op_LDA_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_LDY_zpage_x,
|
||||
op_LDA_zpage_x,
|
||||
op_LDX_zpage_y,
|
||||
op_SMB3_65c02,
|
||||
op_CLV, // B8
|
||||
op_LDA_abs_y,
|
||||
op_TSX,
|
||||
op_UNK_65c02,
|
||||
op_LDY_abs_x,
|
||||
op_LDA_abs_x,
|
||||
op_LDX_abs_y,
|
||||
op_BBS3_65c02,
|
||||
op_CPY_imm, // C0
|
||||
op_CMP_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_CPY_zpage,
|
||||
op_CMP_zpage,
|
||||
op_DEC_zpage,
|
||||
op_SMB4_65c02,
|
||||
op_INY, // C8
|
||||
op_CMP_imm,
|
||||
op_DEX,
|
||||
op_WAI_65c02,
|
||||
op_CPY_abs,
|
||||
op_CMP_abs,
|
||||
op_DEC_abs,
|
||||
op_BBS4_65c02,
|
||||
op_BNE, // D0
|
||||
op_CMP_ind_y,
|
||||
op_CMP_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_CMP_zpage_x,
|
||||
op_DEC_zpage_x,
|
||||
op_SMB5_65c02,
|
||||
op_CLD, // D8
|
||||
op_CMP_abs_y,
|
||||
op_PHX,
|
||||
op_STP_65c02,
|
||||
op_UNK_65c02,
|
||||
op_CMP_abs_x,
|
||||
op_DEC_abs_x,
|
||||
op_BBS5_65c02,
|
||||
op_CPX_imm, // E0
|
||||
op_SBC_ind_x,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_CPX_zpage,
|
||||
op_SBC_zpage,
|
||||
op_INC_zpage,
|
||||
op_SMB6_65c02,
|
||||
op_INX, // E8
|
||||
op_SBC_imm,
|
||||
op_NOP,
|
||||
op_UNK_65c02,
|
||||
op_CPX_abs,
|
||||
op_SBC_abs,
|
||||
op_INC_abs,
|
||||
op_BBS6_65c02,
|
||||
op_BEQ, // F0
|
||||
op_SBC_ind_y,
|
||||
op_SBC_ind_zpage,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_SBC_zpage_x,
|
||||
op_INC_zpage_x,
|
||||
op_SMB7_65c02,
|
||||
op_SED, // F8
|
||||
op_SBC_abs_y,
|
||||
op_PLX,
|
||||
op_UNK_65c02,
|
||||
op_UNK_65c02,
|
||||
op_SBC_abs_x,
|
||||
op_INC_abs_x,
|
||||
op_BBS7_65c02
|
||||
};
|
||||
|
||||
// ----------------------------------------------------------------------------
|
||||
// Base values for opcode cycle counts
|
||||
|
||||
uint8_t cpu65__opcycles[256] = {
|
||||
7, // op_BRK 00
|
||||
6, // op_ORA_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
5, // op_TSB_zpage
|
||||
3, // op_ORA_zpage
|
||||
5, // op_ASL_zpage
|
||||
5, // op_RMB0_65c02
|
||||
3, // op_PHP 08
|
||||
2, // op_ORA_imm
|
||||
2, // op_ASL_acc
|
||||
7, // op_UNK_65c02
|
||||
6, // op_TSB_abs
|
||||
4, // op_ORA_abs
|
||||
6, // op_ASL_abs
|
||||
5, // op_BBR0_65c02
|
||||
2, // op_BPL 10
|
||||
5, // op_ORA_ind_y
|
||||
5, // op_ORA_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
5, // op_TRB_zpage
|
||||
4, // op_ORA_zpage_x
|
||||
6, // op_ASL_zpage_x
|
||||
5, // op_RMB1_65c02
|
||||
2, // op_CLC 18
|
||||
4, // op_ORA_abs_y
|
||||
2, // op_INA
|
||||
7, // op_UNK_65c02
|
||||
6, // op_TRB_abs
|
||||
4, // op_ORA_abs_x
|
||||
6, // op_ASL_abs_x
|
||||
5, // op_BBR1_65c02
|
||||
6, // op_JSR 20
|
||||
6, // op_AND_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
3, // op_BIT_zpage
|
||||
3, // op_AND_zpage
|
||||
5, // op_ROL_zpage
|
||||
5, // op_RMB2_65c02
|
||||
4, // op_PLP 28
|
||||
2, // op_AND_imm
|
||||
2, // op_ROL_acc
|
||||
7, // op_UNK_65c02
|
||||
4, // op_BIT_abs
|
||||
4, // op_AND_abs
|
||||
6, // op_ROL_abs
|
||||
5, // op_BBR2_65c02
|
||||
2, // op_BMI 30
|
||||
5, // op_AND_ind_y
|
||||
5, // op_AND_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
4, // op_BIT_zpage_x
|
||||
4, // op_AND_zpage_x
|
||||
6, // op_ROL_zpage_x
|
||||
5, // op_RMB3_65c02
|
||||
2, // op_SEC 38
|
||||
4, // op_AND_abs_y
|
||||
2, // op_DEA
|
||||
7, // op_UNK_65c02
|
||||
4, // op_BIT_abs_x
|
||||
4, // op_AND_abs_x
|
||||
6, // op_ROL_abs_x
|
||||
5, // op_BBR3_65c02
|
||||
6, // op_RTI 40
|
||||
6, // op_EOR_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
3, // op_EOR_zpage
|
||||
5, // op_LSR_zpage
|
||||
5, // op_RMB4_65c02
|
||||
3, // op_PHA 48
|
||||
2, // op_EOR_imm
|
||||
2, // op_LSR_acc
|
||||
7, // op_UNK_65c02
|
||||
3, // op_JMP_abs
|
||||
4, // op_EOR_abs
|
||||
6, // op_LSR_abs
|
||||
5, // op_BBR4_65c02
|
||||
2, // op_BVC 50
|
||||
5, // op_EOR_ind_y
|
||||
5, // op_EOR_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
4, // op_EOR_zpage_x
|
||||
6, // op_LSR_zpage_x
|
||||
5, // op_RMB5_65c02
|
||||
2, // op_CLI 58
|
||||
4, // op_EOR_abs_y
|
||||
3, // op_PHY
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
4, // op_EOR_abs_x
|
||||
6, // op_LSR_abs_x
|
||||
5, // op_BBR5_65c02
|
||||
6, // op_RTS 60
|
||||
6, // op_ADC_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
3, // op_STZ_zpage
|
||||
3, // op_ADC_zpage
|
||||
5, // op_ROR_zpage
|
||||
5, // op_RMB6_65c02
|
||||
4, // op_PLA 68
|
||||
2, // op_ADC_imm
|
||||
2, // op_ROR_acc
|
||||
7, // op_UNK_65c02
|
||||
6, // op_JMP_ind
|
||||
4, // op_ADC_abs
|
||||
6, // op_ROR_abs
|
||||
5, // op_BBR6_65c02
|
||||
2, // op_BVS 70
|
||||
5, // op_ADC_ind_y
|
||||
5, // op_ADC_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
4, // op_STZ_zpage_x
|
||||
4, // op_ADC_zpage_x
|
||||
6, // op_ROR_zpage_x
|
||||
5, // op_RMB7_65c02
|
||||
2, // op_SEI 78
|
||||
4, // op_ADC_abs_y
|
||||
4, // op_PLY
|
||||
7, // op_UNK_65c02
|
||||
6, // op_JMP_abs_ind_x
|
||||
4, // op_ADC_abs_x
|
||||
6, // op_ROR_abs_x
|
||||
5, // op_BBR7_65c02
|
||||
2, // op_BRA 80
|
||||
6, // op_STA_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
3, // op_STY_zpage
|
||||
3, // op_STA_zpage
|
||||
3, // op_STX_zpage
|
||||
5, // op_SMB0_65c02
|
||||
2, // op_DEY 88
|
||||
2, // op_BIT_imm
|
||||
2, // op_TXA
|
||||
7, // op_UNK_65c02
|
||||
4, // op_STY_abs
|
||||
4, // op_STA_abs
|
||||
4, // op_STX_abs
|
||||
5, // op_BBS0_65c02
|
||||
2, // op_BCC 90
|
||||
6, // op_STA_ind_y
|
||||
5, // op_STA_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
4, // op_STY_zpage_x
|
||||
4, // op_STA_zpage_x
|
||||
4, // op_STX_zpage_y
|
||||
5, // op_SMB1_65c02
|
||||
2, // op_TYA 98
|
||||
5, // op_STA_abs_y
|
||||
2, // op_TXS
|
||||
7, // op_UNK_65c02
|
||||
4, // op_STZ_abs
|
||||
5, // op_STA_abs_x
|
||||
5, // op_STZ_abs_x
|
||||
5, // op_BBS1_65c02
|
||||
2, // op_LDY_imm A0
|
||||
6, // op_LDA_ind_x
|
||||
2, // op_LDX_imm
|
||||
7, // op_UNK_65c02
|
||||
3, // op_LDY_zpage
|
||||
3, // op_LDA_zpage
|
||||
3, // op_LDX_zpage
|
||||
5, // op_SMB2_65c02
|
||||
2, // op_TAY A8
|
||||
2, // op_LDA_imm
|
||||
2, // op_TAX
|
||||
7, // op_UNK_65c02
|
||||
4, // op_LDY_abs
|
||||
4, // op_LDA_abs
|
||||
4, // op_LDX_abs
|
||||
5, // op_BBS2_65c02
|
||||
2, // op_BCS B0
|
||||
5, // op_LDA_ind_y
|
||||
5, // op_LDA_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
4, // op_LDY_zpage_x
|
||||
4, // op_LDA_zpage_x
|
||||
4, // op_LDX_zpage_y
|
||||
5, // op_SMB3_65c02
|
||||
2, // op_CLV B8
|
||||
4, // op_LDA_abs_y
|
||||
2, // op_TSX
|
||||
7, // op_UNK_65c02
|
||||
4, // op_LDY_abs_x
|
||||
4, // op_LDA_abs_x
|
||||
4, // op_LDX_abs_y
|
||||
5, // op_BBS3_65c02
|
||||
2, // op_CPY_imm C0
|
||||
6, // op_CMP_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
3, // op_CPY_zpage
|
||||
3, // op_CMP_zpage
|
||||
5, // op_DEC_zpage
|
||||
5, // op_SMB4_65c02
|
||||
2, // op_INY C8
|
||||
2, // op_CMP_imm
|
||||
2, // op_DEX
|
||||
7, // op_WAI_65c02
|
||||
4, // op_CPY_abs
|
||||
4, // op_CMP_abs
|
||||
6, // op_DEC_abs
|
||||
5, // op_BBS4_65c02
|
||||
2, // op_BNE D0
|
||||
5, // op_CMP_ind_y
|
||||
5, // op_CMP_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
4, // op_CMP_zpage_x
|
||||
6, // op_DEC_zpage_x
|
||||
5, // op_SMB5_65c02
|
||||
2, // op_CLD D8
|
||||
4, // op_CMP_abs_y
|
||||
3, // op_PHX
|
||||
7, // op_STP_65c02
|
||||
7, // op_UNK_65c02
|
||||
4, // op_CMP_abs_x
|
||||
6, // op_DEC_abs_x
|
||||
5, // op_BBS5_65c02
|
||||
2, // op_CPX_imm E0
|
||||
6, // op_SBC_ind_x
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
3, // op_CPX_zpage
|
||||
3, // op_SBC_zpage
|
||||
5, // op_INC_zpage
|
||||
5, // op_SMB6_65c02
|
||||
2, // op_INX E8
|
||||
2, // op_SBC_imm
|
||||
2, // op_NOP
|
||||
7, // op_UNK_65c02
|
||||
4, // op_CPX_abs
|
||||
4, // op_SBC_abs
|
||||
6, // op_INC_abs
|
||||
5, // op_BBS6_65c02
|
||||
2, // op_BEQ F0
|
||||
5, // op_SBC_ind_y
|
||||
5, // op_SBC_ind_zpage
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
4, // op_SBC_zpage_x
|
||||
6, // op_INC_zpage_x
|
||||
5, // op_SMB7_65c02
|
||||
2, // op_SED F8
|
||||
4, // op_SBC_abs_y
|
||||
4, // op_PLX
|
||||
7, // op_UNK_65c02
|
||||
7, // op_UNK_65c02
|
||||
4, // op_SBC_abs_x
|
||||
6, // op_INC_abs_x
|
||||
5 // op_BBS7_65c02
|
||||
};
|
||||
|
||||
// NOTE: currently this is a conversion table between i386 flags <-> 6502 P register
|
||||
static void initialize_code_tables()
|
||||
{
|
||||
|
|
@ -77,31 +608,9 @@ static void initialize_code_tables()
|
|||
}
|
||||
}
|
||||
|
||||
void cpu65_set(int flags)
|
||||
void cpu65_init()
|
||||
{
|
||||
initialize_code_tables();
|
||||
|
||||
switch (flags & 0xf)
|
||||
{
|
||||
case CPU65_NMOS:
|
||||
if (flags & CPU65_FAULT)
|
||||
{
|
||||
memcpy(cpu65__opcodes,cpu65__nmosbrk,1024);
|
||||
}
|
||||
else
|
||||
{
|
||||
memcpy(cpu65__opcodes,cpu65__nmos,1024);
|
||||
}
|
||||
break;
|
||||
|
||||
case CPU65_C02:
|
||||
memcpy(cpu65__opcodes,cpu65__cmos,1024);
|
||||
break;
|
||||
|
||||
default:
|
||||
abort();
|
||||
}
|
||||
|
||||
cpu65__signal = 0;
|
||||
}
|
||||
|
||||
|
|
|
|||
33
src/cpu.h
33
src/cpu.h
|
|
@ -23,14 +23,11 @@
|
|||
|
||||
/* types */
|
||||
|
||||
typedef void *WMEM;
|
||||
typedef void *RMEM;
|
||||
|
||||
struct memory_vector
|
||||
{
|
||||
RMEM r;
|
||||
WMEM w;
|
||||
};
|
||||
typedef struct memory_vector_t {
|
||||
void *r;
|
||||
void *w;
|
||||
} memory_vector_t;
|
||||
|
||||
struct cpu65_state
|
||||
{
|
||||
|
|
@ -51,14 +48,8 @@ struct cpu65_extra
|
|||
uint8_t opcycles; /* Last opcode extra cycles */
|
||||
};
|
||||
|
||||
/* 6502 CPU models */
|
||||
#define CPU65_NMOS 0x0
|
||||
#define CPU65_C02 0x1
|
||||
|
||||
#define CPU65_FAULT 0x100 /* Undoc. opcodes are BRK */
|
||||
|
||||
/* Set up the processor for a new run. Sets up opcode table. */
|
||||
extern void cpu65_set(int flags);
|
||||
extern void cpu65_init();
|
||||
|
||||
/* Interrupt the processor */
|
||||
extern void cpu65_interrupt(int reason);
|
||||
|
|
@ -68,7 +59,7 @@ extern void cpu65_run(void);
|
|||
|
||||
extern void cpu65_direct_write(int ea,int data);
|
||||
|
||||
extern struct memory_vector cpu65_vmem[65536];
|
||||
extern memory_vector_t cpu65_vmem[65536];
|
||||
extern struct cpu65_state cpu65_current;
|
||||
extern struct cpu65_extra cpu65_debug;
|
||||
|
||||
|
|
@ -139,16 +130,4 @@ extern int16_t cpu65_cycles_to_execute;
|
|||
#define EffectiveAddr %di /* Effective address */
|
||||
#define EffectiveAddr_E %edi /* Effective address */
|
||||
|
||||
#ifndef __ASSEMBLER__
|
||||
/* Private data. */
|
||||
extern void *cpu65__opcodes[256];
|
||||
extern void *const cpu65__nmos[256];
|
||||
extern void *const cpu65__nmosbrk[256];
|
||||
extern void *const cpu65__cmos[256];
|
||||
|
||||
extern uint8_t cpu65__opcycles[256];// cycle counter
|
||||
|
||||
extern uint8_t cpu65__signal;
|
||||
#endif /* !__ASSEMBLER__ */
|
||||
|
||||
#endif // whole file
|
||||
|
|
|
|||
|
|
@ -586,7 +586,7 @@ void reinitialize(void)
|
|||
|
||||
video_redraw();
|
||||
|
||||
cpu65_set(CPU65_C02);
|
||||
cpu65_init();
|
||||
|
||||
timing_initialize();
|
||||
|
||||
|
|
|
|||
Loading…
Reference in New Issue
Block a user