2017-05-06 15:31:51 +00:00
|
|
|
<?xml version='1.0' encoding='utf-8' ?>
|
|
|
|
|
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/xc9500xl/data/xmlReport9kxl.dtd">
|
2017-07-05 17:22:02 +00:00
|
|
|
<document><ascFile>spi6502b.rpt</ascFile><devFile>C:/Xilinx/xc9500xl/data/xc9572xl.chp</devFile><mfdFile>spi6502b.mfd</mfdFile><htmlFile logo="xc9500xl_logo.jpg" pin_legend="pinlegend.htm" logic_legend="logiclegend.htm"/><header pkg="PC44" date=" 5-11-2017" time=" 2:09AM" speed="-10" design="spi6502b" device="XC9572XL" status="1" eqnType="1" version="1.0" statusStr="Successful" swVersion="G.38"/><inputs id="cpu_Nres"/><inputs id="Ncs2"/><inputs id="cpu_rnw"/><inputs id="cpu_d0PIN_SPECSIG"/><inputs id="cpu_a0_SPECSIG"/><inputs id="cpu_a1_SPECSIG"/><inputs id="cpu_d1PIN_SPECSIG"/><inputs id="cpu_d2PIN_SPECSIG"/><inputs id="cpu_d4PIN_SPECSIG"/><inputs id="cpu_d6PIN_SPECSIG"/><inputs id="cpu_d3PIN_SPECSIG"/><inputs id="spi_miso"/><inputs id="nio_stb"/><inputs id="a9"/><inputs id="a8"/><inputs id="a10"/><inputs id="cpu_Nphi2"/><inputs id="cpu_d5PIN_SPECSIG"/><inputs id="cpu_d7PIN_SPECSIG"/><inputs id="nio_sel"/><inputs id="spi_int"/><global_inputs id="extclk" use="GCK2"/><pin id="FB1_MC2_PIN1" use="b_SPECSIG" pinnum="1" signal="spidataout2_SPECSIG"/><pin id="FB1_MC5_PIN2" use="IO_SPECSIG" pinnum="2" signal="cpu_d0_SPECSIG"/><pin id="FB1_MC6_PIN3" use="IO_SPECSIG" pinnum="3" signal="cpu_d1_SPECSIG"/><pin id="FB1_MC8_PIN4" use="IO_SPECSIG" pinnum="4" signal="cpu_d2_SPECSIG"/><pin id="FB1_MC9_PIN5" use="I" pinnum="5" signal="cpu_Nphi2"/><pin id="FB1_MC11_PIN6" use="GCKI_SPECSIG" pinnum="6" signal="extclk"/><pin id="FB1_MC14_PIN7" use="I" pinnum="7" signal="cpu_rnw"/><pin id="FB1_MC15_PIN8" use="IO_SPECSIG" pinnum="8" signal="cpu_d3_SPECSIG"/><pin id="FB1_MC17_PIN9" use="IO_SPECSIG" pinnum="9" signal="cpu_d4_SPECSIG"/><pin id="FB2_MC2_PIN35" use="O" pinnum="35" signal="spi_mosi"/><pin id="FB2_MC5_PIN36" use="I" pinnum="36" signal="a8"/><pin id="FB2_MC6_PIN37" use="I" pinnum="37" signal="a9"/><pin id="FB2_MC8_PIN38" use="I" pinnum="38" signal="a10"/><pin id="FB2_MC9_PIN39" use="O" pinnum="39" signal="cpu_Nirq"/><pin id="FB2_MC11_PIN40" use="I" pinnum="40" signal="nio_sel"/><pin id="FB2_MC14_PIN42" use="I" pinnum="42" signal="spi_int"/><pin id="FB2_MC15_PIN43" use="I" pinnum="43" signal="nio_stb"/><pin id="FB2_MC17_PIN44" use="I" pinnum="44" signal="spi_miso"/><pin id="FB3_MC2_PIN11" use="IO_SPECSIG" pinnum="11" signal="cpu_d5_SPECSIG"/><pin id="FB3_MC5_PIN12" use="IO_SPECSIG" pinnum="12" signal="cpu_d6_SPECSIG"/><pin id="FB3_MC8_PIN13" use="IO_SPECSIG" pinnum="13" signal="cpu_d7_SPECSIG"/><pin id="FB3_MC9_PIN14" use="O" pinnum="14" signal="noe"/><pin id="FB3_MC11_PIN18" use="I" pinnum="18" signal="Ncs2"/><pin id="FB3_MC14_PIN19" use="I" pinnum="19" signal="cpu_Nres"/><pin id="FB3_MC15_PIN20" use="O" pinnum="20" signal="ng"/><pin id="FB3_MC16_PIN24" use="I" pinnum="24" signal="cpu_a1_SPECSIG"/><pin id="FB3_MC17_PIN22" use="I" pinnum="22" signal="cpu_a0_SPECSIG"/><pin id="FB4_MC2_PIN25" use="O" pinnum="25" signal="b8"/><pin id="FB4_MC5_PIN26" use="O" pinnum="26" signal="b9"/><pin id="FB4_MC8_PIN27" use="O" pinnum="27" signal="b10"/><pin id="FB4_MC11_PIN28" use="O" pinnum="28" signal="spi_Nsel"/><pin id="FB4_MC14_PIN29" use="O" pinnum="29" signal="led"/><pin id="FB4_MC15_PIN33" use="b_SPECSIG" pinnum="33" signal="shiftcnt2_SPECSIG"/><pin id="FB4_MC17_PIN34" use="O" pinnum="34" signal="spi_sclk"/><fblock id="FB1" pinUse="8" inputUse="31"><macrocell id="FB1_MC1" sigUse="7" signal="spidataout3_SPECSIG"><pterms pt1="FB1_1_1" pt2="FB1_1_2" pt3="FB1_1_3" pt4="FB1_1_4"/></macrocell><macrocell id="FB1_MC2" pin="FB1_MC2_PIN1" sigUse="7" signal="spidataout2_SPECSIG"><pterms pt1="FB1_2_1" pt2="FB1_2_2" pt3="FB1_2_3" pt4="FB1_2_4"/></macrocell><macrocell id="FB1_MC3" sigUse="7" signal="spidataout1_SPECSIG"><pterms pt1="FB1_3_1" pt2="FB1_3_2" pt3="FB1_3_3" pt4="FB1_3_4"/></macrocell><macrocell id="FB1_MC4" sigUse="7" signal="spidataout0_SPECSIG"><pterms pt1="FB1_4_1" pt2="FB1_4_2" pt3="FB1_4_3" pt4="FB1_4_4"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN2" sigUse="9" signal="cpu_d0_SPECSIG"><pterms pt1="FB1_5_1" pt2="FB1_5_2" pt3="FB1_5_3" pt4="FB1_5_4" pt5="FB1_5_5"/></macrocell><macrocell id="FB1_MC6" pin="FB1_MC6_PIN3" sigUse="8" sign
|
