6502/llvm-6502
1
0
Fork 0
mirror of https://github.com/c64scene-ar/llvm-6502.git synced 2024-12-23 15:29:51 +00:00
Code Issues Projects Releases Wiki Activity
3e0dc0606a
llvm-6502/test/CodeGen/ARM/2011-11-29-128bitArithmetics.ll

303 lines
7.6 KiB
LLVM
Raw Normal View History

Fixed bug 9905: Failure in code selection for llvm intrinsics sqrt/exp (fix for FSQRT, FSIN, FCOS, FPOWI, FPOW, FLOG, FLOG2, FLOG10, FEXP, FEXP2). Third attempt: simplified checks in test for armv7-apple-darwin11. git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@146341 91177308-0d34-0410-b5e6-96231b3b80d8
2011-12-11 14:35:48 +00:00
; RUN: llc < %s -march=arm -mcpu=cortex-a9 | FileCheck %s
@A = global <4 x float> <float 0., float 1., float 2., float 3.>
define void @test_sqrt(<4 x float>* %X) nounwind {
; CHECK: test_sqrt:
; CHECK: movw r1, :lower16:{{.*}}
; CHECK: movt r1, :upper16:{{.*}}
; CHECK: vldmia r1, {[[short0:s[0-9]+]], [[short1:s[0-9]+]], [[short2:s[0-9]+]], [[short3:s[0-9]+]]}
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short3]]
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short2]]
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short1]]
; CHECK: vsqrt.f32 {{s[0-9]+}}, [[short0]]
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.sqrt.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.sqrt.v4f32(<4 x float>) nounwind readonly
define void @test_cos(<4 x float>* %X) nounwind {
; CHECK: test_cos:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}cosf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}cosf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}cosf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}cosf
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.cos.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.cos.v4f32(<4 x float>) nounwind readonly
define void @test_exp(<4 x float>* %X) nounwind {
; CHECK: test_exp:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}expf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}expf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}expf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}expf
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.exp.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.exp.v4f32(<4 x float>) nounwind readonly
define void @test_exp2(<4 x float>* %X) nounwind {
; CHECK: test_exp2:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}exp2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}exp2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}exp2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}exp2f
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.exp2.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.exp2.v4f32(<4 x float>) nounwind readonly
define void @test_log10(<4 x float>* %X) nounwind {
; CHECK: test_log10:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log10f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log10f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log10f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log10f
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.log10.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.log10.v4f32(<4 x float>) nounwind readonly
define void @test_log(<4 x float>* %X) nounwind {
; CHECK: test_log:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}logf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}logf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}logf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}logf
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.log.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.log.v4f32(<4 x float>) nounwind readonly
define void @test_log2(<4 x float>* %X) nounwind {
; CHECK: test_log2:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log2f
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}log2f
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.log2.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.log2.v4f32(<4 x float>) nounwind readonly
define void @test_pow(<4 x float>* %X) nounwind {
; CHECK: test_pow:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}powf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}powf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}powf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}powf
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.pow.v4f32(<4 x float> %0, <4 x float> <float 2., float 2., float 2., float 2.>)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.pow.v4f32(<4 x float>, <4 x float>) nounwind readonly
define void @test_powi(<4 x float>* %X) nounwind {
; CHECK: test_powi:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia [[reg0]], {{.*}}
; CHECK: vmul.f32 {{.*}}
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.powi.v4f32(<4 x float> %0, i32 2)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.powi.v4f32(<4 x float>, i32) nounwind readonly
define void @test_sin(<4 x float>* %X) nounwind {
; CHECK: test_sin:
; CHECK: movw [[reg0:r[0-9]+]], :lower16:{{.*}}
; CHECK: movt [[reg0]], :upper16:{{.*}}
; CHECK: vldmia r{{[0-9][0-9]?}}, {{.*}}
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}sinf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}sinf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}sinf
; CHECK: {{[v]?mov}} r0, {{[r|s][0-9]+}}
; CHECK: bl {{.*}}sinf
; CHECK: vstmia {{.*}}
L.entry:
%0 = load <4 x float>* @A, align 16
%1 = call <4 x float> @llvm.sin.v4f32(<4 x float> %0)
store <4 x float> %1, <4 x float>* %X, align 16
ret void
}
declare <4 x float> @llvm.sin.v4f32(<4 x float>) nounwind readonly
Reference in New Issue Copy Permalink