6502/llvm-6502
1
0
Fork 0
mirror of https://github.com/c64scene-ar/llvm-6502.git synced 2025-06-21 02:24:22 +00:00
Code Issues Projects Releases Wiki Activity

Fix ARM disassembly of VLD instructions with writebacks.  And add test a case

Browse Source 
for all opcodes handed by DecodeVLDInstruction() in ARMDisassembler.cpp .


git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@154459 91177308-0d34-0410-b5e6-96231b3b80d8
This commit is contained in:
Kevin Enderby
2012-04-11 00:25:40 +00:00
parent a5378ebe78
commit a69da35c12
3 changed files with 376 additions and 0 deletions
Download Patch File Download Diff File Expand all files Collapse all files

12
lib/Target/ARM/Disassembler/ARMDisassembler.cpp
View File

@ -2262,6 +2262,8 @@ static DecodeStatus DecodeVLDInstruction(MCInst &Inst, unsigned Insn,
case ARM::VLD2b8wb_register: case ARM::VLD2b8wb_register:
case ARM::VLD2b16wb_register: case ARM::VLD2b16wb_register:
case ARM::VLD2b32wb_register: case ARM::VLD2b32wb_register:
Inst.addOperand(MCOperand::CreateImm(0));
break;
case ARM::VLD3d8_UPD: case ARM::VLD3d8_UPD:
case ARM::VLD3d16_UPD: case ARM::VLD3d16_UPD:
case ARM::VLD3d32_UPD: case ARM::VLD3d32_UPD:
@ -2330,6 +2332,16 @@ static DecodeStatus DecodeVLDInstruction(MCInst &Inst, unsigned Insn,
!Check(S, DecodeGPRRegisterClass(Inst, Rm, Address, Decoder))) !Check(S, DecodeGPRRegisterClass(Inst, Rm, Address, Decoder)))
return MCDisassembler::Fail; return MCDisassembler::Fail;
break; break;
case ARM::VLD2d8wb_fixed:
case ARM::VLD2d16wb_fixed:
case ARM::VLD2d32wb_fixed:
case ARM::VLD2b8wb_fixed:
case ARM::VLD2b16wb_fixed:
case ARM::VLD2b32wb_fixed:
case ARM::VLD2q8wb_fixed:
case ARM::VLD2q16wb_fixed:
case ARM::VLD2q32wb_fixed:
break;
} }
return S; return S;

182
test/MC/Disassembler/ARM/neon.txt
View File

@ -2061,3 +2061,185 @@
# CHECK: vst4.16 {d8, d10, d12, d14}, [r4] # CHECK: vst4.16 {d8, d10, d12, d14}, [r4]
0x8f 0x81 0x04 0xf4 0x8f 0x81 0x04 0xf4
# CHECK: vst4.32 {d8, d10, d12, d14}, [r4] # CHECK: vst4.32 {d8, d10, d12, d14}, [r4]
# rdar://11204059
0x0d 0x87 0x24 0xf4
# CHECK: vld1.8 {d8}, [r4]!
0x4d 0x87 0x24 0xf4
# CHECK: vld1.16 {d8}, [r4]!
0x8d 0x87 0x24 0xf4
# CHECK: vld1.32 {d8}, [r4]!
0xcd 0x87 0x24 0xf4
# CHECK: vld1.64 {d8}, [r4]!
0x06 0x87 0x24 0xf4
# CHECK: vld1.8 {d8}, [r4], r6
0x46 0x87 0x24 0xf4
# CHECK: vld1.16 {d8}, [r4], r6
0x86 0x87 0x24 0xf4
# CHECK: vld1.32 {d8}, [r4], r6
0xc6 0x87 0x24 0xf4
# CHECK: vld1.64 {d8}, [r4], r6
0x0d 0x8a 0x24 0xf4
# CHECK: vld1.8 {d8, d9}, [r4]!
0x4d 0x8a 0x24 0xf4
# CHECK: vld1.16 {d8, d9}, [r4]!
0x8d 0x8a 0x24 0xf4
# CHECK: vld1.32 {d8, d9}, [r4]!
0xcd 0x8a 0x24 0xf4
# CHECK: vld1.64 {d8, d9}, [r4]!
0x06 0x8a 0x24 0xf4
# CHECK: vld1.8 {d8, d9}, [r4], r6
0x46 0x8a 0x24 0xf4
# CHECK: vld1.16 {d8, d9}, [r4], r6
0x86 0x8a 0x24 0xf4
# CHECK: vld1.32 {d8, d9}, [r4], r6
0xc6 0x8a 0x24 0xf4
# CHECK: vld1.64 {d8, d9}, [r4], r6
0x0d 0x86 0x24 0xf4
# CHECK: vld1.8 {d8, d9, d10}, [r4]!
0x4d 0x86 0x24 0xf4
# CHECK: vld1.16 {d8, d9, d10}, [r4]!
0x8d 0x86 0x24 0xf4
# CHECK: vld1.32 {d8, d9, d10}, [r4]!
0xcd 0x86 0x24 0xf4
# CHECK: vld1.64 {d8, d9, d10}, [r4]!
0x06 0x86 0x24 0xf4
# CHECK: vld1.8 {d8, d9, d10}, [r4], r6
0x46 0x86 0x24 0xf4
# CHECK: vld1.16 {d8, d9, d10}, [r4], r6
0x86 0x86 0x24 0xf4
# CHECK: vld1.32 {d8, d9, d10}, [r4], r6
0xc6 0x86 0x24 0xf4
# CHECK: vld1.64 {d8, d9, d10}, [r4], r6
0x0d 0x82 0x24 0xf4
# CHECK: vld1.8 {d8, d9, d10, d11}, [r4]!
0x4d 0x82 0x24 0xf4
# CHECK: vld1.16 {d8, d9, d10, d11}, [r4]!
0x8d 0x82 0x24 0xf4
# CHECK: vld1.32 {d8, d9, d10, d11}, [r4]!
0xcd 0x82 0x24 0xf4
# CHECK: vld1.64 {d8, d9, d10, d11}, [r4]!
0x06 0x82 0x24 0xf4
# CHECK: vld1.8 {d8, d9, d10, d11}, [r4], r6
0x46 0x82 0x24 0xf4
# CHECK: vld1.16 {d8, d9, d10, d11}, [r4], r6
0x86 0x82 0x24 0xf4
# CHECK: vld1.32 {d8, d9, d10, d11}, [r4], r6
0xc6 0x82 0x24 0xf4
# CHECK: vld1.64 {d8, d9, d10, d11}, [r4], r6
0x0d 0x88 0x24 0xf4
# CHECK: vld2.8 {d8, d9}, [r4]!
0x4d 0x88 0x24 0xf4
# CHECK: vld2.16 {d8, d9}, [r4]!
0x8d 0x88 0x24 0xf4
# CHECK: vld2.32 {d8, d9}, [r4]!
0x06 0x88 0x24 0xf4
# CHECK: vld2.8 {d8, d9}, [r4], r6
0x46 0x88 0x24 0xf4
# CHECK: vld2.16 {d8, d9}, [r4], r6
0x86 0x88 0x24 0xf4
# CHECK: vld2.32 {d8, d9}, [r4], r6
0x0d 0x89 0x24 0xf4
# CHECK: vld2.8 {d8, d10}, [r4]!
0x4d 0x89 0x24 0xf4
# CHECK: vld2.16 {d8, d10}, [r4]!
0x8d 0x89 0x24 0xf4
# CHECK: vld2.32 {d8, d10}, [r4]!
0x06 0x89 0x24 0xf4
# CHECK: vld2.8 {d8, d10}, [r4], r6
0x46 0x89 0x24 0xf4
# CHECK: vld2.16 {d8, d10}, [r4], r6
0x86 0x89 0x24 0xf4
# CHECK: vld2.32 {d8, d10}, [r4], r6
0x0d 0x84 0x24 0xf4
# CHECK: vld3.8 {d8, d9, d10}, [r4]!
0x4d 0x84 0x24 0xf4
# CHECK: vld3.16 {d8, d9, d10}, [r4]!
0x8d 0x84 0x24 0xf4
# CHECK: vld3.32 {d8, d9, d10}, [r4]!
0x06 0x85 0x24 0xf4
# CHECK: vld3.8 {d8, d10, d12}, [r4], r6
0x46 0x85 0x24 0xf4
# CHECK: vld3.16 {d8, d10, d12}, [r4], r6
0x86 0x85 0x24 0xf4
# CHECK: vld3.32 {d8, d10, d12}, [r4], r6
0x0d 0x80 0x24 0xf4
# CHECK: vld4.8 {d8, d9, d10, d11}, [r4]!
0x4d 0x80 0x24 0xf4
# CHECK: vld4.16 {d8, d9, d10, d11}, [r4]!
0x8d 0x80 0x24 0xf4
# CHECK: vld4.32 {d8, d9, d10, d11}, [r4]!
0x06 0x81 0x24 0xf4
# CHECK: vld4.8 {d8, d10, d12, d14}, [r4], r6
0x46 0x81 0x24 0xf4
# CHECK: vld4.16 {d8, d10, d12, d14}, [r4], r6
0x86 0x81 0x24 0xf4
# CHECK: vld4.32 {d8, d10, d12, d14}, [r4], r6
0x4f 0x8a 0x24 0xf4
# CHECK: vld1.16 {d8, d9}, [r4]
0x8f 0x8a 0x24 0xf4
# CHECK: vld1.32 {d8, d9}, [r4]
0xcf 0x8a 0x24 0xf4
# CHECK: vld1.64 {d8, d9}, [r4]
0x0f 0x8a 0x24 0xf4
# CHECK: vld1.8 {d8, d9}, [r4]
0x4f 0x88 0x24 0xf4
# CHECK: vld2.16 {d8, d9}, [r4]
0x8f 0x88 0x24 0xf4
# CHECK: vld2.32 {d8, d9}, [r4]
0x0f 0x88 0x24 0xf4
# CHECK: vld2.8 {d8, d9}, [r4]
0x4d 0x88 0x24 0xf4
# CHECK: vld2.16 {d8, d9}, [r4]!
0x46 0x88 0x24 0xf4
# CHECK: vld2.16 {d8, d9}, [r4], r6
0x8d 0x88 0x24 0xf4
# CHECK: vld2.32 {d8, d9}, [r4]!
0x86 0x88 0x24 0xf4
# CHECK: vld2.32 {d8, d9}, [r4], r6
0x0d 0x88 0x24 0xf4
# CHECK: vld2.8 {d8, d9}, [r4]!
0x06 0x88 0x24 0xf4
# CHECK: vld2.8 {d8, d9}, [r4], r6
0x4f 0x89 0x24 0xf4
# CHECK: vld2.16 {d8, d10}, [r4]
0x8f 0x89 0x24 0xf4
# CHECK: vld2.32 {d8, d10}, [r4]
0x0f 0x89 0x24 0xf4
# CHECK: vld2.8 {d8, d10}, [r4]
0x4d 0x83 0x24 0xf4
# CHECK: vld2.16 {d8, d9, d10, d11}, [r4]!
0x46 0x83 0x24 0xf4
# CHECK: vld2.16 {d8, d9, d10, d11}, [r4], r6
0x8d 0x83 0x24 0xf4
# CHECK: vld2.32 {d8, d9, d10, d11}, [r4]!
0x86 0x83 0x24 0xf4
# CHECK: vld2.32 {d8, d9, d10, d11}, [r4], r6
0x0d 0x83 0x24 0xf4
# CHECK: vld2.8 {d8, d9, d10, d11}, [r4]!
0x06 0x83 0x24 0xf4
# CHECK: vld2.8 {d8, d9, d10, d11}, [r4], r6
0x0f 0x84 0x24 0xf4
# CHECK: vld3.8 {d8, d9, d10}, [r4]
0x4f 0x84 0x24 0xf4
# CHECK: vld3.16 {d8, d9, d10}, [r4]
0x8f 0x84 0x24 0xf4
# CHECK: vld3.32 {d8, d9, d10}, [r4]
0x0f 0x80 0x24 0xf4
# CHECK: vld4.8 {d8, d9, d10, d11}, [r4]
0x4f 0x80 0x24 0xf4
# CHECK: vld4.16 {d8, d9, d10, d11}, [r4]
0x8f 0x80 0x24 0xf4
# CHECK: vld4.32 {d8, d9, d10, d11}, [r4]
0x0f 0x85 0x24 0xf4
# CHECK: vld3.8 {d8, d10, d12}, [r4]
0x4f 0x85 0x24 0xf4
# CHECK: vld3.16 {d8, d10, d12}, [r4]
0x8f 0x85 0x24 0xf4
# CHECK: vld3.32 {d8, d10, d12}, [r4]
0x0f 0x81 0x24 0xf4
# CHECK: vld4.8 {d8, d10, d12, d14}, [r4]
0x4f 0x81 0x24 0xf4
# CHECK: vld4.16 {d8, d10, d12, d14}, [r4]
0x8f 0x81 0x24 0xf4
# CHECK: vld4.32 {d8, d10, d12, d14}, [r4]

182
test/MC/Disassembler/ARM/neont2.txt
View File

@ -1778,3 +1778,185 @@
# CHECK: vst4.16 {d8, d10, d12, d14}, [r4] # CHECK: vst4.16 {d8, d10, d12, d14}, [r4]
0x04 0xf9 0x8f 0x81 0x04 0xf9 0x8f 0x81
# CHECK: vst4.32 {d8, d10, d12, d14}, [r4] # CHECK: vst4.32 {d8, d10, d12, d14}, [r4]
# rdar://11204059
0x24 0xf9 0x0d 0x87
# CHECK: vld1.8 {d8}, [r4]!
0x24 0xf9 0x4d 0x87
# CHECK: vld1.16 {d8}, [r4]!
0x24 0xf9 0x8d 0x87
# CHECK: vld1.32 {d8}, [r4]!
0x24 0xf9 0xcd 0x87
# CHECK: vld1.64 {d8}, [r4]!
0x24 0xf9 0x06 0x87
# CHECK: vld1.8 {d8}, [r4], r6
0x24 0xf9 0x46 0x87
# CHECK: vld1.16 {d8}, [r4], r6
0x24 0xf9 0x86 0x87
# CHECK: vld1.32 {d8}, [r4], r6
0x24 0xf9 0xc6 0x87
# CHECK: vld1.64 {d8}, [r4], r6
0x24 0xf9 0x0d 0x8a
# CHECK: vld1.8 {d8, d9}, [r4]!
0x24 0xf9 0x4d 0x8a
# CHECK: vld1.16 {d8, d9}, [r4]!
0x24 0xf9 0x8d 0x8a
# CHECK: vld1.32 {d8, d9}, [r4]!
0x24 0xf9 0xcd 0x8a
# CHECK: vld1.64 {d8, d9}, [r4]!
0x24 0xf9 0x06 0x8a
# CHECK: vld1.8 {d8, d9}, [r4], r6
0x24 0xf9 0x46 0x8a
# CHECK: vld1.16 {d8, d9}, [r4], r6
0x24 0xf9 0x86 0x8a
# CHECK: vld1.32 {d8, d9}, [r4], r6
0x24 0xf9 0xc6 0x8a
# CHECK: vld1.64 {d8, d9}, [r4], r6
0x24 0xf9 0x0d 0x86
# CHECK: vld1.8 {d8, d9, d10}, [r4]!
0x24 0xf9 0x4d 0x86
# CHECK: vld1.16 {d8, d9, d10}, [r4]!
0x24 0xf9 0x8d 0x86
# CHECK: vld1.32 {d8, d9, d10}, [r4]!
0x24 0xf9 0xcd 0x86
# CHECK: vld1.64 {d8, d9, d10}, [r4]!
0x24 0xf9 0x06 0x86
# CHECK: vld1.8 {d8, d9, d10}, [r4], r6
0x24 0xf9 0x46 0x86
# CHECK: vld1.16 {d8, d9, d10}, [r4], r6
0x24 0xf9 0x86 0x86
# CHECK: vld1.32 {d8, d9, d10}, [r4], r6
0x24 0xf9 0xc6 0x86
# CHECK: vld1.64 {d8, d9, d10}, [r4], r6
0x24 0xf9 0x0d 0x82
# CHECK: vld1.8 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x4d 0x82
# CHECK: vld1.16 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x8d 0x82
# CHECK: vld1.32 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0xcd 0x82
# CHECK: vld1.64 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x06 0x82
# CHECK: vld1.8 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0x46 0x82
# CHECK: vld1.16 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0x86 0x82
# CHECK: vld1.32 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0xc6 0x82
# CHECK: vld1.64 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0x0d 0x88
# CHECK: vld2.8 {d8, d9}, [r4]!
0x24 0xf9 0x4d 0x88
# CHECK: vld2.16 {d8, d9}, [r4]!
0x24 0xf9 0x8d 0x88
# CHECK: vld2.32 {d8, d9}, [r4]!
0x24 0xf9 0x06 0x88
# CHECK: vld2.8 {d8, d9}, [r4], r6
0x24 0xf9 0x46 0x88
# CHECK: vld2.16 {d8, d9}, [r4], r6
0x24 0xf9 0x86 0x88
# CHECK: vld2.32 {d8, d9}, [r4], r6
0x24 0xf9 0x0d 0x89
# CHECK: vld2.8 {d8, d10}, [r4]!
0x24 0xf9 0x4d 0x89
# CHECK: vld2.16 {d8, d10}, [r4]!
0x24 0xf9 0x8d 0x89
# CHECK: vld2.32 {d8, d10}, [r4]!
0x24 0xf9 0x06 0x89
# CHECK: vld2.8 {d8, d10}, [r4], r6
0x24 0xf9 0x46 0x89
# CHECK: vld2.16 {d8, d10}, [r4], r6
0x24 0xf9 0x86 0x89
# CHECK: vld2.32 {d8, d10}, [r4], r6
0x24 0xf9 0x0d 0x84
# CHECK: vld3.8 {d8, d9, d10}, [r4]!
0x24 0xf9 0x4d 0x84
# CHECK: vld3.16 {d8, d9, d10}, [r4]!
0x24 0xf9 0x8d 0x84
# CHECK: vld3.32 {d8, d9, d10}, [r4]!
0x24 0xf9 0x06 0x85
# CHECK: vld3.8 {d8, d10, d12}, [r4], r6
0x24 0xf9 0x46 0x85
# CHECK: vld3.16 {d8, d10, d12}, [r4], r6
0x24 0xf9 0x86 0x85
# CHECK: vld3.32 {d8, d10, d12}, [r4], r6
0x24 0xf9 0x0d 0x80
# CHECK: vld4.8 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x4d 0x80
# CHECK: vld4.16 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x8d 0x80
# CHECK: vld4.32 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x06 0x81
# CHECK: vld4.8 {d8, d10, d12, d14}, [r4], r6
0x24 0xf9 0x46 0x81
# CHECK: vld4.16 {d8, d10, d12, d14}, [r4], r6
0x24 0xf9 0x86 0x81
# CHECK: vld4.32 {d8, d10, d12, d14}, [r4], r6
0x24 0xf9 0x4f 0x8a
# CHECK: vld1.16 {d8, d9}, [r4]
0x24 0xf9 0x8f 0x8a
# CHECK: vld1.32 {d8, d9}, [r4]
0x24 0xf9 0xcf 0x8a
# CHECK: vld1.64 {d8, d9}, [r4]
0x24 0xf9 0x0f 0x8a
# CHECK: vld1.8 {d8, d9}, [r4]
0x24 0xf9 0x4f 0x88
# CHECK: vld2.16 {d8, d9}, [r4]
0x24 0xf9 0x8f 0x88
# CHECK: vld2.32 {d8, d9}, [r4]
0x24 0xf9 0x0f 0x88
# CHECK: vld2.8 {d8, d9}, [r4]
0x24 0xf9 0x4d 0x88
# CHECK: vld2.16 {d8, d9}, [r4]!
0x24 0xf9 0x46 0x88
# CHECK: vld2.16 {d8, d9}, [r4], r6
0x24 0xf9 0x8d 0x88
# CHECK: vld2.32 {d8, d9}, [r4]!
0x24 0xf9 0x86 0x88
# CHECK: vld2.32 {d8, d9}, [r4], r6
0x24 0xf9 0x0d 0x88
# CHECK: vld2.8 {d8, d9}, [r4]!
0x24 0xf9 0x06 0x88
# CHECK: vld2.8 {d8, d9}, [r4], r6
0x24 0xf9 0x4f 0x89
# CHECK: vld2.16 {d8, d10}, [r4]
0x24 0xf9 0x8f 0x89
# CHECK: vld2.32 {d8, d10}, [r4]
0x24 0xf9 0x0f 0x89
# CHECK: vld2.8 {d8, d10}, [r4]
0x24 0xf9 0x4d 0x83
# CHECK: vld2.16 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x46 0x83
# CHECK: vld2.16 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0x8d 0x83
# CHECK: vld2.32 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x86 0x83
# CHECK: vld2.32 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0x0d 0x83
# CHECK: vld2.8 {d8, d9, d10, d11}, [r4]!
0x24 0xf9 0x06 0x83
# CHECK: vld2.8 {d8, d9, d10, d11}, [r4], r6
0x24 0xf9 0x0f 0x84
# CHECK: vld3.8 {d8, d9, d10}, [r4]
0x24 0xf9 0x4f 0x84
# CHECK: vld3.16 {d8, d9, d10}, [r4]
0x24 0xf9 0x8f 0x84
# CHECK: vld3.32 {d8, d9, d10}, [r4]
0x24 0xf9 0x0f 0x80
# CHECK: vld4.8 {d8, d9, d10, d11}, [r4]
0x24 0xf9 0x4f 0x80
# CHECK: vld4.16 {d8, d9, d10, d11}, [r4]
0x24 0xf9 0x8f 0x80
# CHECK: vld4.32 {d8, d9, d10, d11}, [r4]
0x24 0xf9 0x0f 0x85
# CHECK: vld3.8 {d8, d10, d12}, [r4]
0x24 0xf9 0x4f 0x85
# CHECK: vld3.16 {d8, d10, d12}, [r4]
0x24 0xf9 0x8f 0x85
# CHECK: vld3.32 {d8, d10, d12}, [r4]
0x24 0xf9 0x0f 0x81
# CHECK: vld4.8 {d8, d10, d12, d14}, [r4]
0x24 0xf9 0x4f 0x81
# CHECK: vld4.16 {d8, d10, d12, d14}, [r4]
0x24 0xf9 0x8f 0x81
# CHECK: vld4.32 {d8, d10, d12, d14}, [r4]