mirror of
https://github.com/c64scene-ar/llvm-6502.git
synced 2024-11-10 01:10:48 +00:00
793ce99ea7
As on other hosts, the CPU identification instruction is priveleged, so we need to look through /proc/cpuinfo. I copied the PowerPC way of handling "generic". Several tests were implicitly assuming z10 and so failed on z196. git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@193742 91177308-0d34-0410-b5e6-96231b3b80d8
296 lines
8.5 KiB
LLVM
296 lines
8.5 KiB
LLVM
; Test 32-bit additions of constants to memory. The tests here
|
|
; assume z10 register pressure, without the high words being available.
|
|
;
|
|
; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z10 | FileCheck %s
|
|
|
|
; Check additions of 1.
|
|
define void @f1(i32 *%ptr) {
|
|
; CHECK-LABEL: f1:
|
|
; CHECK: asi 0(%r2), 1
|
|
; CHECK: br %r14
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 127
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the high end of the constant range.
|
|
define void @f2(i32 *%ptr) {
|
|
; CHECK-LABEL: f2:
|
|
; CHECK: asi 0(%r2), 127
|
|
; CHECK: br %r14
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 127
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the next constant up, which must use an addition and a store.
|
|
; Both L/AHI and LHI/A would be OK.
|
|
define void @f3(i32 *%ptr) {
|
|
; CHECK-LABEL: f3:
|
|
; CHECK-NOT: asi
|
|
; CHECK: st %r0, 0(%r2)
|
|
; CHECK: br %r14
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 128
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the low end of the constant range.
|
|
define void @f4(i32 *%ptr) {
|
|
; CHECK-LABEL: f4:
|
|
; CHECK: asi 0(%r2), -128
|
|
; CHECK: br %r14
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, -128
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the next value down, with the same comment as f3.
|
|
define void @f5(i32 *%ptr) {
|
|
; CHECK-LABEL: f5:
|
|
; CHECK-NOT: asi
|
|
; CHECK: st %r0, 0(%r2)
|
|
; CHECK: br %r14
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, -129
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the high end of the aligned ASI range.
|
|
define void @f6(i32 *%base) {
|
|
; CHECK-LABEL: f6:
|
|
; CHECK: asi 524284(%r2), 1
|
|
; CHECK: br %r14
|
|
%ptr = getelementptr i32 *%base, i64 131071
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 1
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the next word up, which must use separate address logic.
|
|
; Other sequences besides this one would be OK.
|
|
define void @f7(i32 *%base) {
|
|
; CHECK-LABEL: f7:
|
|
; CHECK: agfi %r2, 524288
|
|
; CHECK: asi 0(%r2), 1
|
|
; CHECK: br %r14
|
|
%ptr = getelementptr i32 *%base, i64 131072
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 1
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the low end of the ASI range.
|
|
define void @f8(i32 *%base) {
|
|
; CHECK-LABEL: f8:
|
|
; CHECK: asi -524288(%r2), 1
|
|
; CHECK: br %r14
|
|
%ptr = getelementptr i32 *%base, i64 -131072
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 1
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check the next word down, which must use separate address logic.
|
|
; Other sequences besides this one would be OK.
|
|
define void @f9(i32 *%base) {
|
|
; CHECK-LABEL: f9:
|
|
; CHECK: agfi %r2, -524292
|
|
; CHECK: asi 0(%r2), 1
|
|
; CHECK: br %r14
|
|
%ptr = getelementptr i32 *%base, i64 -131073
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 1
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check that ASI does not allow indices.
|
|
define void @f10(i64 %base, i64 %index) {
|
|
; CHECK-LABEL: f10:
|
|
; CHECK: agr %r2, %r3
|
|
; CHECK: asi 4(%r2), 1
|
|
; CHECK: br %r14
|
|
%add1 = add i64 %base, %index
|
|
%add2 = add i64 %add1, 4
|
|
%ptr = inttoptr i64 %add2 to i32 *
|
|
%val = load i32 *%ptr
|
|
%add = add i32 %val, 1
|
|
store i32 %add, i32 *%ptr
|
|
ret void
|
|
}
|
|
|
|
; Check that adding 127 to a spilled value can use ASI.
|
|
define void @f11(i32 *%ptr, i32 %sel) {
|
|
; CHECK-LABEL: f11:
|
|
; CHECK: asi {{[0-9]+}}(%r15), 127
|
|
; CHECK: br %r14
|
|
entry:
|
|
%val0 = load volatile i32 *%ptr
|
|
%val1 = load volatile i32 *%ptr
|
|
%val2 = load volatile i32 *%ptr
|
|
%val3 = load volatile i32 *%ptr
|
|
%val4 = load volatile i32 *%ptr
|
|
%val5 = load volatile i32 *%ptr
|
|
%val6 = load volatile i32 *%ptr
|
|
%val7 = load volatile i32 *%ptr
|
|
%val8 = load volatile i32 *%ptr
|
|
%val9 = load volatile i32 *%ptr
|
|
%val10 = load volatile i32 *%ptr
|
|
%val11 = load volatile i32 *%ptr
|
|
%val12 = load volatile i32 *%ptr
|
|
%val13 = load volatile i32 *%ptr
|
|
%val14 = load volatile i32 *%ptr
|
|
%val15 = load volatile i32 *%ptr
|
|
|
|
%test = icmp ne i32 %sel, 0
|
|
br i1 %test, label %add, label %store
|
|
|
|
add:
|
|
%add0 = add i32 %val0, 127
|
|
%add1 = add i32 %val1, 127
|
|
%add2 = add i32 %val2, 127
|
|
%add3 = add i32 %val3, 127
|
|
%add4 = add i32 %val4, 127
|
|
%add5 = add i32 %val5, 127
|
|
%add6 = add i32 %val6, 127
|
|
%add7 = add i32 %val7, 127
|
|
%add8 = add i32 %val8, 127
|
|
%add9 = add i32 %val9, 127
|
|
%add10 = add i32 %val10, 127
|
|
%add11 = add i32 %val11, 127
|
|
%add12 = add i32 %val12, 127
|
|
%add13 = add i32 %val13, 127
|
|
%add14 = add i32 %val14, 127
|
|
%add15 = add i32 %val15, 127
|
|
br label %store
|
|
|
|
store:
|
|
%new0 = phi i32 [ %val0, %entry ], [ %add0, %add ]
|
|
%new1 = phi i32 [ %val1, %entry ], [ %add1, %add ]
|
|
%new2 = phi i32 [ %val2, %entry ], [ %add2, %add ]
|
|
%new3 = phi i32 [ %val3, %entry ], [ %add3, %add ]
|
|
%new4 = phi i32 [ %val4, %entry ], [ %add4, %add ]
|
|
%new5 = phi i32 [ %val5, %entry ], [ %add5, %add ]
|
|
%new6 = phi i32 [ %val6, %entry ], [ %add6, %add ]
|
|
%new7 = phi i32 [ %val7, %entry ], [ %add7, %add ]
|
|
%new8 = phi i32 [ %val8, %entry ], [ %add8, %add ]
|
|
%new9 = phi i32 [ %val9, %entry ], [ %add9, %add ]
|
|
%new10 = phi i32 [ %val10, %entry ], [ %add10, %add ]
|
|
%new11 = phi i32 [ %val11, %entry ], [ %add11, %add ]
|
|
%new12 = phi i32 [ %val12, %entry ], [ %add12, %add ]
|
|
%new13 = phi i32 [ %val13, %entry ], [ %add13, %add ]
|
|
%new14 = phi i32 [ %val14, %entry ], [ %add14, %add ]
|
|
%new15 = phi i32 [ %val15, %entry ], [ %add15, %add ]
|
|
|
|
store volatile i32 %new0, i32 *%ptr
|
|
store volatile i32 %new1, i32 *%ptr
|
|
store volatile i32 %new2, i32 *%ptr
|
|
store volatile i32 %new3, i32 *%ptr
|
|
store volatile i32 %new4, i32 *%ptr
|
|
store volatile i32 %new5, i32 *%ptr
|
|
store volatile i32 %new6, i32 *%ptr
|
|
store volatile i32 %new7, i32 *%ptr
|
|
store volatile i32 %new8, i32 *%ptr
|
|
store volatile i32 %new9, i32 *%ptr
|
|
store volatile i32 %new10, i32 *%ptr
|
|
store volatile i32 %new11, i32 *%ptr
|
|
store volatile i32 %new12, i32 *%ptr
|
|
store volatile i32 %new13, i32 *%ptr
|
|
store volatile i32 %new14, i32 *%ptr
|
|
store volatile i32 %new15, i32 *%ptr
|
|
|
|
ret void
|
|
}
|
|
|
|
; Check that adding -128 to a spilled value can use ASI.
|
|
define void @f12(i32 *%ptr, i32 %sel) {
|
|
; CHECK-LABEL: f12:
|
|
; CHECK: asi {{[0-9]+}}(%r15), -128
|
|
; CHECK: br %r14
|
|
entry:
|
|
%val0 = load volatile i32 *%ptr
|
|
%val1 = load volatile i32 *%ptr
|
|
%val2 = load volatile i32 *%ptr
|
|
%val3 = load volatile i32 *%ptr
|
|
%val4 = load volatile i32 *%ptr
|
|
%val5 = load volatile i32 *%ptr
|
|
%val6 = load volatile i32 *%ptr
|
|
%val7 = load volatile i32 *%ptr
|
|
%val8 = load volatile i32 *%ptr
|
|
%val9 = load volatile i32 *%ptr
|
|
%val10 = load volatile i32 *%ptr
|
|
%val11 = load volatile i32 *%ptr
|
|
%val12 = load volatile i32 *%ptr
|
|
%val13 = load volatile i32 *%ptr
|
|
%val14 = load volatile i32 *%ptr
|
|
%val15 = load volatile i32 *%ptr
|
|
|
|
%test = icmp ne i32 %sel, 0
|
|
br i1 %test, label %add, label %store
|
|
|
|
add:
|
|
%add0 = add i32 %val0, -128
|
|
%add1 = add i32 %val1, -128
|
|
%add2 = add i32 %val2, -128
|
|
%add3 = add i32 %val3, -128
|
|
%add4 = add i32 %val4, -128
|
|
%add5 = add i32 %val5, -128
|
|
%add6 = add i32 %val6, -128
|
|
%add7 = add i32 %val7, -128
|
|
%add8 = add i32 %val8, -128
|
|
%add9 = add i32 %val9, -128
|
|
%add10 = add i32 %val10, -128
|
|
%add11 = add i32 %val11, -128
|
|
%add12 = add i32 %val12, -128
|
|
%add13 = add i32 %val13, -128
|
|
%add14 = add i32 %val14, -128
|
|
%add15 = add i32 %val15, -128
|
|
br label %store
|
|
|
|
store:
|
|
%new0 = phi i32 [ %val0, %entry ], [ %add0, %add ]
|
|
%new1 = phi i32 [ %val1, %entry ], [ %add1, %add ]
|
|
%new2 = phi i32 [ %val2, %entry ], [ %add2, %add ]
|
|
%new3 = phi i32 [ %val3, %entry ], [ %add3, %add ]
|
|
%new4 = phi i32 [ %val4, %entry ], [ %add4, %add ]
|
|
%new5 = phi i32 [ %val5, %entry ], [ %add5, %add ]
|
|
%new6 = phi i32 [ %val6, %entry ], [ %add6, %add ]
|
|
%new7 = phi i32 [ %val7, %entry ], [ %add7, %add ]
|
|
%new8 = phi i32 [ %val8, %entry ], [ %add8, %add ]
|
|
%new9 = phi i32 [ %val9, %entry ], [ %add9, %add ]
|
|
%new10 = phi i32 [ %val10, %entry ], [ %add10, %add ]
|
|
%new11 = phi i32 [ %val11, %entry ], [ %add11, %add ]
|
|
%new12 = phi i32 [ %val12, %entry ], [ %add12, %add ]
|
|
%new13 = phi i32 [ %val13, %entry ], [ %add13, %add ]
|
|
%new14 = phi i32 [ %val14, %entry ], [ %add14, %add ]
|
|
%new15 = phi i32 [ %val15, %entry ], [ %add15, %add ]
|
|
|
|
store volatile i32 %new0, i32 *%ptr
|
|
store volatile i32 %new1, i32 *%ptr
|
|
store volatile i32 %new2, i32 *%ptr
|
|
store volatile i32 %new3, i32 *%ptr
|
|
store volatile i32 %new4, i32 *%ptr
|
|
store volatile i32 %new5, i32 *%ptr
|
|
store volatile i32 %new6, i32 *%ptr
|
|
store volatile i32 %new7, i32 *%ptr
|
|
store volatile i32 %new8, i32 *%ptr
|
|
store volatile i32 %new9, i32 *%ptr
|
|
store volatile i32 %new10, i32 *%ptr
|
|
store volatile i32 %new11, i32 *%ptr
|
|
store volatile i32 %new12, i32 *%ptr
|
|
store volatile i32 %new13, i32 *%ptr
|
|
store volatile i32 %new14, i32 *%ptr
|
|
store volatile i32 %new15, i32 *%ptr
|
|
|
|
ret void
|
|
}
|