mirror of
https://github.com/garrettsworkshop/GR8RAM.git
synced 2024-12-12 08:30:08 +00:00
148 lines
13 KiB
Plaintext
Executable File
148 lines
13 KiB
Plaintext
Executable File
-- Copyright (C) 1991-2013 Altera Corporation
|
|
-- Your use of Altera Corporation's design tools, logic functions
|
|
-- and other software and tools, and its AMPP partner logic
|
|
-- functions, and any output files from any of the foregoing
|
|
-- (including device programming or simulation files), and any
|
|
-- associated documentation or information are expressly subject
|
|
-- to the terms and conditions of the Altera Program License
|
|
-- Subscription Agreement, Altera MegaCore Function License
|
|
-- Agreement, or other applicable license agreement, including,
|
|
-- without limitation, that your use is for the sole purpose of
|
|
-- programming logic devices manufactured by Altera and sold by
|
|
-- Altera or its authorized distributors. Please refer to the
|
|
-- applicable agreement for further details.
|
|
--
|
|
-- This is a Quartus II output file. It is for reporting purposes only, and is
|
|
-- not intended for use as a Quartus II input file. This file cannot be used
|
|
-- to make Quartus II pin assignments - for instructions on how to make pin
|
|
-- assignments, please see Quartus II help.
|
|
---------------------------------------------------------------------------------
|
|
|
|
|
|
|
|
---------------------------------------------------------------------------------
|
|
-- NC : No Connect. This pin has no internal connection to the device.
|
|
-- DNU : Do Not Use. This pin MUST NOT be connected.
|
|
-- VCC : Dedicated power pin, which MUST be connected to VCC.
|
|
-- VCCIO : Dedicated power pin, which MUST be connected to VCC
|
|
-- of its bank.
|
|
-- GND : Dedicated ground pin. Dedicated GND pins MUST be connected to GND.
|
|
-- It can also be used to report unused dedicated pins. The connection
|
|
-- on the board for unused dedicated pins depends on whether this will
|
|
-- be used in a future design. One example is device migration. When
|
|
-- using device migration, refer to the device pin-tables. If it is a
|
|
-- GND pin in the pin table or if it will not be used in a future design
|
|
-- for another purpose the it MUST be connected to GND. If it is an unused
|
|
-- dedicated pin, then it can be connected to a valid signal on the board
|
|
-- (low, high, or toggling) if that signal is required for a different
|
|
-- revision of the design.
|
|
-- GND+ : Unused input pin. It can also be used to report unused dual-purpose pins.
|
|
-- This pin should be connected to GND. It may also be connected to a
|
|
-- valid signal on the board (low, high, or toggling) if that signal
|
|
-- is required for a different revision of the design.
|
|
-- GND* : Unused I/O pin. Connect each pin marked GND* directly to GND
|
|
-- or leave it unconnected.
|
|
-- RESERVED : Unused I/O pin, which MUST be left unconnected.
|
|
-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.
|
|
-- RESERVED_INPUT_WITH_WEAK_PULLUP : Pin is tri-stated with internal weak pull-up resistor.
|
|
-- RESERVED_INPUT_WITH_BUS_HOLD : Pin is tri-stated with bus-hold circuitry.
|
|
-- RESERVED_OUTPUT_DRIVEN_HIGH : Pin is output driven high.
|
|
-- NON_MIGRATABLE: This pin cannot be migrated.
|
|
---------------------------------------------------------------------------------
|
|
|
|
|
|
|
|
---------------------------------------------------------------------------------
|
|
-- Pin directions (input, output or bidir) are based on device operating in user mode.
|
|
---------------------------------------------------------------------------------
|
|
|
|
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
|
|
CHIP "GR8RAM" ASSIGNED TO AN: EPM7128SLC84-15
|
|
|
|
Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment
|
|
-------------------------------------------------------------------------------------------------------------
|
|
nRES : 1 : input : TTL : : : Y
|
|
PHI1in : 2 : input : TTL : : : Y
|
|
VCCINT : 3 : power : : 5.0V : :
|
|
A[6] : 4 : input : TTL : : : Y
|
|
A[7] : 5 : input : TTL : : : Y
|
|
Q3 : 6 : input : TTL : : : Y
|
|
GND : 7 : gnd : : : :
|
|
PHI0in : 8 : input : TTL : : : Y
|
|
A[8] : 9 : input : TTL : : : Y
|
|
A[9] : 10 : input : TTL : : : Y
|
|
A[10] : 11 : input : TTL : : : Y
|
|
A[11] : 12 : input : TTL : : : Y
|
|
VCCIO : 13 : power : : 5.0V : :
|
|
TDI : 14 : input : TTL : : : N
|
|
A[12] : 15 : input : TTL : : : Y
|
|
A[13] : 16 : input : TTL : : : Y
|
|
A[14] : 17 : input : TTL : : : Y
|
|
A[15] : 18 : input : TTL : : : Y
|
|
GND : 19 : gnd : : : :
|
|
nWE : 20 : input : TTL : : : Y
|
|
nDEVSEL : 21 : input : TTL : : : Y
|
|
nINH : 22 : output : TTL : : : Y
|
|
TMS : 23 : input : TTL : : : N
|
|
nIOSTRB : 24 : input : TTL : : : Y
|
|
D[7] : 25 : bidir : TTL : : : Y
|
|
VCCIO : 26 : power : : 5.0V : :
|
|
D[6] : 27 : bidir : TTL : : : Y
|
|
D[5] : 28 : bidir : TTL : : : Y
|
|
D[4] : 29 : bidir : TTL : : : Y
|
|
RESERVED : 30 : : : : :
|
|
RESERVED : 31 : : : : :
|
|
GND : 32 : gnd : : : :
|
|
D[3] : 33 : bidir : TTL : : : Y
|
|
D[2] : 34 : bidir : TTL : : : Y
|
|
D[1] : 35 : bidir : TTL : : : Y
|
|
D[0] : 36 : bidir : TTL : : : Y
|
|
RESERVED : 37 : : : : :
|
|
VCCIO : 38 : power : : 5.0V : :
|
|
nCAS0 : 39 : output : TTL : : : Y
|
|
nCAS1 : 40 : output : TTL : : : Y
|
|
nRCS : 41 : output : TTL : : : Y
|
|
GND : 42 : gnd : : : :
|
|
VCCINT : 43 : power : : 5.0V : :
|
|
nMode : 44 : input : TTL : : : Y
|
|
nROE : 45 : output : TTL : : : Y
|
|
RA[9] : 46 : output : TTL : : : Y
|
|
GND : 47 : gnd : : : :
|
|
RA[10] : 48 : output : TTL : : : Y
|
|
RA[3] : 49 : output : TTL : : : Y
|
|
RA[2] : 50 : output : TTL : : : Y
|
|
RA[5] : 51 : output : TTL : : : Y
|
|
RA[0] : 52 : output : TTL : : : Y
|
|
VCCIO : 53 : power : : 5.0V : :
|
|
RA[1] : 54 : output : TTL : : : Y
|
|
RA[4] : 55 : output : TTL : : : Y
|
|
RA[7] : 56 : output : TTL : : : Y
|
|
RA[6] : 57 : output : TTL : : : Y
|
|
RA[8] : 58 : output : TTL : : : Y
|
|
GND : 59 : gnd : : : :
|
|
nRAS : 60 : output : TTL : : : Y
|
|
RD[7] : 61 : bidir : TTL : : : Y
|
|
TCK : 62 : input : TTL : : : N
|
|
RD[5] : 63 : bidir : TTL : : : Y
|
|
RD[6] : 64 : bidir : TTL : : : Y
|
|
RD[4] : 65 : bidir : TTL : : : Y
|
|
VCCIO : 66 : power : : 5.0V : :
|
|
nRWE : 67 : output : TTL : : : Y
|
|
RD[3] : 68 : bidir : TTL : : : Y
|
|
RD[2] : 69 : bidir : TTL : : : Y
|
|
RD[1] : 70 : bidir : TTL : : : Y
|
|
TDO : 71 : output : TTL : : : N
|
|
GND : 72 : gnd : : : :
|
|
RD[0] : 73 : bidir : TTL : : : Y
|
|
nIOSEL : 74 : input : TTL : : : Y
|
|
A[0] : 75 : input : TTL : : : Y
|
|
A[1] : 76 : input : TTL : : : Y
|
|
A[2] : 77 : input : TTL : : : Y
|
|
VCCIO : 78 : power : : 5.0V : :
|
|
A[3] : 79 : input : TTL : : : Y
|
|
A[4] : 80 : input : TTL : : : Y
|
|
A[5] : 81 : input : TTL : : : Y
|
|
GND : 82 : gnd : : : :
|
|
C7M : 83 : input : TTL : : : Y
|
|
C7M_2 : 84 : input : TTL : : : Y
|