From 5e32b9cbe9d2420ffd359938f9b36ce8fa406cab Mon Sep 17 00:00:00 2001
From: Zane Kaminski <zanekaminski@gmail.com>
Date: Wed, 31 Jan 2024 09:44:04 -0500
Subject: [PATCH] change nVOE to be solely falling-edge register output

---
 CPLD/MAXII/RAM2E.qsf                      |   8 +-
 CPLD/MAXII/RAM2E.qws                      | Bin 619 -> 619 bytes
 CPLD/MAXII/output_files/RAM2E.asm.rpt     |  14 +-
 CPLD/MAXII/output_files/RAM2E.done        |   2 +-
 CPLD/MAXII/output_files/RAM2E.fit.rpt     | 201 +++++----
 CPLD/MAXII/output_files/RAM2E.fit.summary |   2 +-
 CPLD/MAXII/output_files/RAM2E.flow.rpt    |  18 +-
 CPLD/MAXII/output_files/RAM2E.map.rpt     |  28 +-
 CPLD/MAXII/output_files/RAM2E.map.smsg    |   2 +-
 CPLD/MAXII/output_files/RAM2E.map.summary |   2 +-
 CPLD/MAXII/output_files/RAM2E.pof         | Bin 7877 -> 7877 bytes
 CPLD/MAXII/output_files/RAM2E.sta.rpt     | 490 +++++++++++-----------
 CPLD/MAXII/output_files/RAM2E.sta.summary |  22 +-
 CPLD/MAXV/RAM2E.qsf                       |  27 +-
 CPLD/MAXV/RAM2E.qws                       | Bin 619 -> 619 bytes
 CPLD/MAXV/output_files/RAM2E.asm.rpt      |  16 +-
 CPLD/MAXV/output_files/RAM2E.done         |   2 +-
 CPLD/MAXV/output_files/RAM2E.fit.rpt      | 217 +++++-----
 CPLD/MAXV/output_files/RAM2E.fit.summary  |   2 +-
 CPLD/MAXV/output_files/RAM2E.flow.rpt     |  18 +-
 CPLD/MAXV/output_files/RAM2E.map.rpt      |  28 +-
 CPLD/MAXV/output_files/RAM2E.map.smsg     |   2 +-
 CPLD/MAXV/output_files/RAM2E.map.summary  |   2 +-
 CPLD/MAXV/output_files/RAM2E.pof          | Bin 7877 -> 7877 bytes
 CPLD/MAXV/output_files/RAM2E.sta.rpt      | 410 +++++++++---------
 CPLD/MAXV/output_files/RAM2E.sta.summary  |  18 +-
 CPLD/RAM2E.v                              |   9 +-
 27 files changed, 772 insertions(+), 768 deletions(-)

diff --git a/CPLD/MAXII/RAM2E.qsf b/CPLD/MAXII/RAM2E.qsf
index f1854f5..78f57a3 100644
--- a/CPLD/MAXII/RAM2E.qsf
+++ b/CPLD/MAXII/RAM2E.qsf
@@ -109,8 +109,8 @@ set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to Din
 set_location_assignment PIN_55 -to nDOE
 set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to nDOE
 set_instance_assignment -name CURRENT_STRENGTH_NEW "MINIMUM CURRENT" -to nDOE
-set_instance_assignment -name SLOW_SLEW_RATE ON -to nDOE
-set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to nDOE
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to nDOE
+set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nDOE
 
 set_location_assignment PIN_77 -to Dout[0]
 set_location_assignment PIN_76 -to Dout[1]
@@ -128,8 +128,8 @@ set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to Dout
 set_location_assignment PIN_50 -to nVOE
 set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to nVOE
 set_instance_assignment -name CURRENT_STRENGTH_NEW "MINIMUM CURRENT" -to nVOE
-set_instance_assignment -name SLOW_SLEW_RATE ON -to nVOE
-set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to nVOE
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to nVOE
+set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nVOE
 
 set_location_assignment PIN_70 -to Vout[0]
 set_location_assignment PIN_67 -to Vout[1]
diff --git a/CPLD/MAXII/RAM2E.qws b/CPLD/MAXII/RAM2E.qws
index 33c1c992f887c4e98cfd46344d70561d1f79682e..a885882903e8aa932e6ef688116474d62ad94923 100644
GIT binary patch
delta 63
zcmaFO@|tDBLMFz%iHog-81ony7!nx%|NqaxzyxG6=52hR$S8dp$jSwB!2l@v4}?J+
GCI$eAY7~qB

delta 63
zcmaFO@|tDBLMEojiHog-m?9Y%7!nx%|Nqaxz<7><fhlt1`$R_RnLt(qPzDTulK(&$
I#9?9p0F+1+*8l(j

diff --git a/CPLD/MAXII/output_files/RAM2E.asm.rpt b/CPLD/MAXII/output_files/RAM2E.asm.rpt
index 80a27aa..d8ba547 100644
--- a/CPLD/MAXII/output_files/RAM2E.asm.rpt
+++ b/CPLD/MAXII/output_files/RAM2E.asm.rpt
@@ -1,5 +1,5 @@
 Assembler report for RAM2E
-Tue Jan 16 14:28:02 2024
+Wed Jan 31 09:41:40 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -38,7 +38,7 @@ https://fpgasoftware.intel.com/eula.
 +---------------------------------------------------------------+
 ; Assembler Summary                                             ;
 +-----------------------+---------------------------------------+
-; Assembler Status      ; Successful - Tue Jan 16 14:28:02 2024 ;
+; Assembler Status      ; Successful - Wed Jan 31 09:41:40 2024 ;
 ; Revision Name         ; RAM2E                                 ;
 ; Top-level Entity Name ; RAM2E                                 ;
 ; Family                ; MAX II                                ;
@@ -67,8 +67,8 @@ https://fpgasoftware.intel.com/eula.
 +----------------+-----------------------------------------------------------+
 ; Option         ; Setting                                                   ;
 +----------------+-----------------------------------------------------------+
-; JTAG usercode  ; 0x00164FC2                                                ;
-; Checksum       ; 0x0016533A                                                ;
+; JTAG usercode  ; 0x00164C1D                                                ;
+; Checksum       ; 0x00165015                                                ;
 +----------------+-----------------------------------------------------------+
 
 
@@ -78,13 +78,13 @@ https://fpgasoftware.intel.com/eula.
 Info: *******************************************************************
 Info: Running Quartus Prime Assembler
     Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
-    Info: Processing started: Tue Jan 16 14:28:01 2024
+    Info: Processing started: Wed Jan 31 09:41:39 2024
 Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off RAM2E-MAXII -c RAM2E
 Info (115031): Writing out detailed assembly data for power analysis
 Info (115030): Assembler is generating device programming files
 Info: Quartus Prime Assembler was successful. 0 errors, 0 warnings
-    Info: Peak virtual memory: 13074 megabytes
-    Info: Processing ended: Tue Jan 16 14:28:02 2024
+    Info: Peak virtual memory: 13075 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:40 2024
     Info: Elapsed time: 00:00:01
     Info: Total CPU time (on all processors): 00:00:01
 
diff --git a/CPLD/MAXII/output_files/RAM2E.done b/CPLD/MAXII/output_files/RAM2E.done
index 4c189b6..490a939 100644
--- a/CPLD/MAXII/output_files/RAM2E.done
+++ b/CPLD/MAXII/output_files/RAM2E.done
@@ -1 +1 @@
-Tue Jan 16 14:28:05 2024
+Wed Jan 31 09:41:44 2024
diff --git a/CPLD/MAXII/output_files/RAM2E.fit.rpt b/CPLD/MAXII/output_files/RAM2E.fit.rpt
index 35e06a1..cd4a059 100644
--- a/CPLD/MAXII/output_files/RAM2E.fit.rpt
+++ b/CPLD/MAXII/output_files/RAM2E.fit.rpt
@@ -1,5 +1,5 @@
 Fitter report for RAM2E
-Tue Jan 16 14:28:00 2024
+Wed Jan 31 09:41:38 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -57,7 +57,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------------------------------------------------------------+
 ; Fitter Summary                                                                      ;
 +-----------------------+-------------------------------------------------------------+
-; Fitter Status         ; Successful - Tue Jan 16 14:28:00 2024                       ;
+; Fitter Status         ; Successful - Wed Jan 31 09:41:38 2024                       ;
 ; Quartus Prime Version ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
 ; Revision Name         ; RAM2E                                                       ;
 ; Top-level Entity Name ; RAM2E                                                       ;
@@ -134,8 +134,8 @@ https://fpgasoftware.intel.com/eula.
 ;                            ;             ;
 ; Usage by Processor         ; % Time Used ;
 ;     Processor 1            ; 100.0%      ;
-;     Processor 2            ;   1.7%      ;
-;     Processors 3-4         ;   1.2%      ;
+;     Processor 2            ;   1.4%      ;
+;     Processors 3-4         ;   1.1%      ;
 +----------------------------+-------------+
 
 
@@ -156,9 +156,9 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ;     -- Combinational with a register        ; 107                   ;
 ;                                             ;                       ;
 ; Logic element usage by number of LUT inputs ;                       ;
-;     -- 4 input functions                    ; 115                   ;
-;     -- 3 input functions                    ; 55                    ;
-;     -- 2 input functions                    ; 45                    ;
+;     -- 4 input functions                    ; 116                   ;
+;     -- 3 input functions                    ; 53                    ;
+;     -- 2 input functions                    ; 46                    ;
 ;     -- 1 input functions                    ; 3                     ;
 ;     -- 0 input functions                    ; 1                     ;
 ;                                             ;                       ;
@@ -167,7 +167,7 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ;     -- arithmetic mode                      ; 14                    ;
 ;     -- qfbk mode                            ; 14                    ;
 ;     -- register cascade mode                ; 0                     ;
-;     -- synchronous clear/load mode          ; 24                    ;
+;     -- synchronous clear/load mode          ; 26                    ;
 ;     -- asynchronous clear/load mode         ; 0                     ;
 ;                                             ;                       ;
 ; Total registers                             ; 126 / 240 ( 53 % )    ;
@@ -185,10 +185,10 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ; Global signals                              ; 2                     ;
 ;     -- Global clocks                        ; 2 / 4 ( 50 % )        ;
 ; JTAGs                                       ; 0 / 1 ( 0 % )         ;
-; Average interconnect usage (total/H/V)      ; 28.6% / 30.2% / 27.0% ;
-; Peak interconnect usage (total/H/V)         ; 28.6% / 30.2% / 27.0% ;
+; Average interconnect usage (total/H/V)      ; 29.9% / 32.0% / 27.7% ;
+; Peak interconnect usage (total/H/V)         ; 29.9% / 32.0% / 27.7% ;
 ; Maximum fan-out                             ; 122                   ;
-; Highest non-global fan-out                  ; 35                    ;
+; Highest non-global fan-out                  ; 34                    ;
 ; Total fan-out                               ; 992                   ;
 ; Average fan-out                             ; 3.21                  ;
 +---------------------------------------------+-----------------------+
@@ -208,18 +208,18 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ; Ain[6] ; 39    ; 1        ; 5            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Ain[7] ; 53    ; 2        ; 8            ; 1            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; C14M   ; 12    ; 1        ; 1            ; 3            ; 3           ; 122                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[0] ; 38    ; 1        ; 4            ; 0            ; 0           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[1] ; 40    ; 1        ; 5            ; 0            ; 2           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[2] ; 42    ; 1        ; 5            ; 0            ; 0           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[3] ; 41    ; 1        ; 5            ; 0            ; 1           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[0] ; 38    ; 1        ; 4            ; 0            ; 0           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[1] ; 40    ; 1        ; 5            ; 0            ; 2           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[2] ; 42    ; 1        ; 5            ; 0            ; 0           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[3] ; 41    ; 1        ; 5            ; 0            ; 1           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[4] ; 48    ; 1        ; 6            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[5] ; 49    ; 1        ; 7            ; 0            ; 2           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[6] ; 36    ; 1        ; 4            ; 0            ; 2           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[7] ; 35    ; 1        ; 3            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; PHI1   ; 37    ; 1        ; 4            ; 0            ; 1           ; 7                     ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; PHI1   ; 37    ; 1        ; 4            ; 0            ; 1           ; 5                     ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; nC07X  ; 52    ; 2        ; 8            ; 1            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; nEN80  ; 28    ; 1        ; 2            ; 0            ; 1           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; nWE    ; 51    ; 1        ; 7            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; nEN80  ; 28    ; 1        ; 2            ; 0            ; 1           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; nWE    ; 51    ; 1        ; 7            ; 0            ; 0           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; nWE80  ; 33    ; 1        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 +--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
 
@@ -242,7 +242,7 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ; Dout[5]   ; 72    ; 2        ; 8            ; 4            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; Dout[6]   ; 84    ; 2        ; 6            ; 5            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; Dout[7]   ; 85    ; 2        ; 5            ; 5            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; LED       ; 88    ; 2        ; 5            ; 5            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; LED       ; 88    ; 2        ; 5            ; 5            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[0]  ; 18    ; 1        ; 1            ; 1            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[10] ; 16    ; 1        ; 1            ; 2            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[11] ; 7     ; 1        ; 1            ; 3            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
@@ -255,20 +255,20 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ; RAout[7]  ; 19    ; 1        ; 1            ; 1            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[8]  ; 17    ; 1        ; 1            ; 2            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[9]  ; 15    ; 1        ; 1            ; 2            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[0]   ; 70    ; 2        ; 8            ; 4            ; 4           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[0]   ; 70    ; 2        ; 8            ; 4            ; 4           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[1]   ; 67    ; 2        ; 8            ; 3            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[2]   ; 69    ; 2        ; 8            ; 3            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[2]   ; 69    ; 2        ; 8            ; 3            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[3]   ; 62    ; 2        ; 8            ; 2            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[4]   ; 71    ; 2        ; 8            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[4]   ; 71    ; 2        ; 8            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[5]   ; 68    ; 2        ; 8            ; 3            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[6]   ; 58    ; 2        ; 8            ; 2            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[7]   ; 57    ; 2        ; 8            ; 2            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; nCASout   ; 3     ; 1        ; 1            ; 4            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; nCSout    ; 8     ; 1        ; 1            ; 3            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; nDOE      ; 55    ; 2        ; 8            ; 1            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; nRASout   ; 5     ; 1        ; 1            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; nRWEout   ; 2     ; 1        ; 1            ; 4            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; nVOE      ; 50    ; 1        ; 7            ; 0            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; nDOE      ; 55    ; 2        ; 8            ; 1            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; nRASout   ; 5     ; 1        ; 1            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; nRWEout   ; 2     ; 1        ; 1            ; 4            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
+; nVOE      ; 50    ; 1        ; 7            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 +-----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
 
 
@@ -279,7 +279,7 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 +-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
 ; RD[0] ; 97    ; 2        ; 3            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; RDOE                 ; -                   ;
 ; RD[1] ; 90    ; 2        ; 4            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; RDOE                 ; -                   ;
-; RD[2] ; 99    ; 2        ; 2            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; RDOE                 ; -                   ;
+; RD[2] ; 99    ; 2        ; 2            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; RDOE                 ; -                   ;
 ; RD[3] ; 89    ; 2        ; 4            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; RDOE                 ; -                   ;
 ; RD[4] ; 91    ; 2        ; 4            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; RDOE                 ; -                   ;
 ; RD[5] ; 92    ; 2        ; 3            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no              ; yes            ; no              ; no         ; yes      ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; RDOE                 ; -                   ;
@@ -352,12 +352,12 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.pi
 ; 47       ; 37         ; 1        ; Ain[3]         ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
 ; 48       ; 38         ; 1        ; Din[4]         ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
 ; 49       ; 39         ; 1        ; Din[5]         ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
-; 50       ; 40         ; 1        ; nVOE           ; output ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; On           ;
+; 50       ; 40         ; 1        ; nVOE           ; output ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
 ; 51       ; 41         ; 1        ; nWE            ; input  ; 3.3-V LVCMOS ;           ; Column I/O ; Y               ; no       ; Off          ;
 ; 52       ; 42         ; 2        ; nC07X          ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
 ; 53       ; 43         ; 2        ; Ain[7]         ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
 ; 54       ; 44         ; 2        ; Ain[1]         ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
-; 55       ; 45         ; 2        ; nDOE           ; output ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; On           ;
+; 55       ; 45         ; 2        ; nDOE           ; output ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
 ; 56       ; 46         ; 2        ; Ain[0]         ; input  ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
 ; 57       ; 47         ; 2        ; Vout[7]        ; output ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
 ; 58       ; 48         ; 2        ; Vout[6]        ; output ; 3.3-V LVCMOS ;           ; Row I/O    ; Y               ; no       ; Off          ;
@@ -428,8 +428,8 @@ Note: User assignments will override these defaults. The user specified values a
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
 ; Compilation Hierarchy Node                                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                       ; Entity Name         ; Library Name ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
-; |RAM2E                                                       ; 238 (183)   ; 126          ; 1          ; 70   ; 0            ; 112 (89)     ; 19 (16)           ; 107 (78)         ; 15 (15)         ; 14 (9)     ; |RAM2E                                                                                    ; RAM2E               ; work         ;
-;    |RAM2E_UFM:ram2e_ufm|                                     ; 55 (55)     ; 32           ; 1          ; 0    ; 0            ; 23 (23)      ; 3 (3)             ; 29 (29)          ; 0 (0)           ; 5 (5)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
+; |RAM2E                                                       ; 238 (182)   ; 126          ; 1          ; 70   ; 0            ; 112 (88)     ; 19 (16)           ; 107 (78)         ; 15 (15)         ; 14 (9)     ; |RAM2E                                                                                    ; RAM2E               ; work         ;
+;    |RAM2E_UFM:ram2e_ufm|                                     ; 56 (56)     ; 32           ; 1          ; 0    ; 0            ; 24 (24)      ; 3 (3)             ; 29 (29)          ; 0 (0)           ; 5 (5)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
 ;       |UFM:UFM_inst|                                         ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst                                                   ; UFM                 ; work         ;
 ;          |UFM_altufm_none_lbr:UFM_altufm_none_lbr_component| ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component ; UFM_altufm_none_lbr ; work         ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
@@ -492,7 +492,6 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; RD[7]     ; Bidir    ; (0)           ;
 ; nEN80     ; Input    ; (0)           ;
 ; nWE       ; Input    ; (0)           ;
-; PHI1      ; Input    ; (1)           ;
 ; Ain[0]    ; Input    ; (0)           ;
 ; Ain[1]    ; Input    ; (0)           ;
 ; Ain[2]    ; Input    ; (0)           ;
@@ -504,6 +503,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; C14M      ; Input    ; (0)           ;
 ; Din[0]    ; Input    ; (0)           ;
 ; Din[6]    ; Input    ; (0)           ;
+; PHI1      ; Input    ; (1)           ;
 ; Din[1]    ; Input    ; (0)           ;
 ; Din[5]    ; Input    ; (0)           ;
 ; Din[7]    ; Input    ; (0)           ;
@@ -519,22 +519,22 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +--------------------------------+-------------+---------+---------------+--------+----------------------+------------------+
 ; Name                           ; Location    ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
 +--------------------------------+-------------+---------+---------------+--------+----------------------+------------------+
-; BA[0]~0                        ; LC_X2_Y2_N7 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
-; BA[0]~1                        ; LC_X5_Y2_N0 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
+; BA[0]~0                        ; LC_X2_Y3_N8 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
+; BA[0]~1                        ; LC_X4_Y3_N9 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
 ; C14M                           ; PIN_12      ; 122     ; Clock         ; yes    ; Global Clock         ; GCLK0            ;
-; CS[0]~2                        ; LC_X6_Y2_N2 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
-; DQML~0                         ; LC_X2_Y4_N0 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
-; Equal1~1                       ; LC_X7_Y4_N9 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; Equal1~2                       ; LC_X7_Y4_N5 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; Mux14~0                        ; LC_X5_Y2_N8 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
-; PHI1                           ; PIN_37      ; 7       ; Clock         ; yes    ; Global Clock         ; GCLK3            ;
-; RAM2E_UFM:ram2e_ufm|RWMask~1   ; LC_X2_Y1_N4 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; RAM2E_UFM:ram2e_ufm|UFMD[15]~1 ; LC_X4_Y1_N5 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; RAM2E_UFM:ram2e_ufm|always2~8  ; LC_X6_Y2_N6 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
-; RA[1]~2                        ; LC_X2_Y2_N8 ; 6       ; Clock enable  ; no     ; --                   ; --               ;
-; RDOE                           ; LC_X6_Y4_N2 ; 8       ; Output enable ; no     ; --                   ; --               ;
-; S[0]                           ; LC_X7_Y2_N3 ; 32      ; Sync. clear   ; no     ; --                   ; --               ;
-; S[3]                           ; LC_X7_Y3_N8 ; 35      ; Sync. clear   ; no     ; --                   ; --               ;
+; CS[0]~2                        ; LC_X4_Y2_N7 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
+; DQML~0                         ; LC_X2_Y4_N7 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
+; Equal1~1                       ; LC_X4_Y2_N1 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; Equal1~2                       ; LC_X6_Y3_N7 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; Mux14~0                        ; LC_X2_Y3_N5 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
+; PHI1                           ; PIN_37      ; 5       ; Clock         ; yes    ; Global Clock         ; GCLK3            ;
+; RAM2E_UFM:ram2e_ufm|RWMask~1   ; LC_X6_Y2_N1 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; RAM2E_UFM:ram2e_ufm|UFMD[15]~1 ; LC_X3_Y1_N0 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; RAM2E_UFM:ram2e_ufm|always2~8  ; LC_X4_Y2_N0 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
+; RA[1]~2                        ; LC_X2_Y3_N1 ; 6       ; Clock enable  ; no     ; --                   ; --               ;
+; RDOE                           ; LC_X5_Y4_N7 ; 8       ; Output enable ; no     ; --                   ; --               ;
+; S[0]                           ; LC_X6_Y4_N8 ; 32      ; Sync. clear   ; no     ; --                   ; --               ;
+; S[3]                           ; LC_X6_Y4_N1 ; 34      ; Sync. clear   ; no     ; --                   ; --               ;
 +--------------------------------+-------------+---------+---------------+--------+----------------------+------------------+
 
 
@@ -544,7 +544,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
 +------+----------+---------+----------------------+------------------+
 ; C14M ; PIN_12   ; 122     ; Global Clock         ; GCLK0            ;
-; PHI1 ; PIN_37   ; 7       ; Global Clock         ; GCLK3            ;
+; PHI1 ; PIN_37   ; 5       ; Global Clock         ; GCLK3            ;
 +------+----------+---------+----------------------+------------------+
 
 
@@ -553,13 +553,13 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +-----------------------+--------------------+
 ; Routing Resource Type ; Usage              ;
 +-----------------------+--------------------+
-; C4s                   ; 169 / 784 ( 22 % ) ;
-; Direct links          ; 52 / 888 ( 6 % )   ;
+; C4s                   ; 173 / 784 ( 22 % ) ;
+; Direct links          ; 43 / 888 ( 5 % )   ;
 ; Global clocks         ; 2 / 4 ( 50 % )     ;
 ; LAB clocks            ; 7 / 32 ( 22 % )    ;
-; LUT chains            ; 3 / 216 ( 1 % )    ;
-; Local interconnects   ; 351 / 888 ( 40 % ) ;
-; R4s                   ; 168 / 704 ( 24 % ) ;
+; LUT chains            ; 7 / 216 ( 3 % )    ;
+; Local interconnects   ; 340 / 888 ( 38 % ) ;
+; R4s                   ; 174 / 704 ( 25 % ) ;
 +-----------------------+--------------------+
 
 
@@ -575,29 +575,28 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; 5                                          ; 0                            ;
 ; 6                                          ; 0                            ;
 ; 7                                          ; 0                            ;
-; 8                                          ; 0                            ;
-; 9                                          ; 2                            ;
-; 10                                         ; 22                           ;
+; 8                                          ; 1                            ;
+; 9                                          ; 0                            ;
+; 10                                         ; 23                           ;
 +--------------------------------------------+------------------------------+
 
 
 +-------------------------------------------------------------------+
 ; LAB-wide Signals                                                  ;
 +------------------------------------+------------------------------+
-; LAB-wide Signals  (Average = 1.58) ; Number of LABs  (Total = 24) ;
+; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 24) ;
 +------------------------------------+------------------------------+
 ; 1 Clock                            ; 22                           ;
-; 1 Clock enable                     ; 11                           ;
+; 1 Clock enable                     ; 9                            ;
 ; 1 Sync. clear                      ; 2                            ;
-; 2 Clock enables                    ; 2                            ;
-; 2 Clocks                           ; 1                            ;
+; 2 Clock enables                    ; 3                            ;
 +------------------------------------+------------------------------+
 
 
 +-----------------------------------------------------------------------------+
 ; LAB Signals Sourced                                                         ;
 +----------------------------------------------+------------------------------+
-; Number of Signals Sourced  (Average = 10.17) ; Number of LABs  (Total = 24) ;
+; Number of Signals Sourced  (Average = 10.13) ; Number of LABs  (Total = 24) ;
 +----------------------------------------------+------------------------------+
 ; 0                                            ; 0                            ;
 ; 1                                            ; 0                            ;
@@ -607,10 +606,10 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; 5                                            ; 0                            ;
 ; 6                                            ; 0                            ;
 ; 7                                            ; 0                            ;
-; 8                                            ; 0                            ;
-; 9                                            ; 2                            ;
-; 10                                           ; 20                           ;
-; 11                                           ; 1                            ;
+; 8                                            ; 1                            ;
+; 9                                            ; 0                            ;
+; 10                                           ; 22                           ;
+; 11                                           ; 0                            ;
 ; 12                                           ; 0                            ;
 ; 13                                           ; 0                            ;
 ; 14                                           ; 0                            ;
@@ -621,18 +620,18 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +--------------------------------------------------------------------------------+
 ; LAB Signals Sourced Out                                                        ;
 +-------------------------------------------------+------------------------------+
-; Number of Signals Sourced Out  (Average = 7.50) ; Number of LABs  (Total = 24) ;
+; Number of Signals Sourced Out  (Average = 7.08) ; Number of LABs  (Total = 24) ;
 +-------------------------------------------------+------------------------------+
 ; 0                                               ; 0                            ;
 ; 1                                               ; 0                            ;
 ; 2                                               ; 0                            ;
-; 3                                               ; 1                            ;
+; 3                                               ; 2                            ;
 ; 4                                               ; 1                            ;
-; 5                                               ; 1                            ;
-; 6                                               ; 6                            ;
-; 7                                               ; 2                            ;
-; 8                                               ; 4                            ;
-; 9                                               ; 6                            ;
+; 5                                               ; 3                            ;
+; 6                                               ; 3                            ;
+; 7                                               ; 4                            ;
+; 8                                               ; 5                            ;
+; 9                                               ; 3                            ;
 ; 10                                              ; 2                            ;
 ; 11                                              ; 0                            ;
 ; 12                                              ; 1                            ;
@@ -642,33 +641,31 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +-----------------------------------------------------------------------------+
 ; LAB Distinct Inputs                                                         ;
 +----------------------------------------------+------------------------------+
-; Number of Distinct Inputs  (Average = 12.88) ; Number of LABs  (Total = 24) ;
+; Number of Distinct Inputs  (Average = 12.50) ; Number of LABs  (Total = 24) ;
 +----------------------------------------------+------------------------------+
 ; 0                                            ; 0                            ;
 ; 1                                            ; 0                            ;
-; 2                                            ; 0                            ;
+; 2                                            ; 1                            ;
 ; 3                                            ; 0                            ;
 ; 4                                            ; 2                            ;
 ; 5                                            ; 0                            ;
 ; 6                                            ; 0                            ;
-; 7                                            ; 1                            ;
-; 8                                            ; 0                            ;
-; 9                                            ; 1                            ;
-; 10                                           ; 2                            ;
-; 11                                           ; 5                            ;
-; 12                                           ; 2                            ;
+; 7                                            ; 0                            ;
+; 8                                            ; 1                            ;
+; 9                                            ; 2                            ;
+; 10                                           ; 1                            ;
+; 11                                           ; 4                            ;
+; 12                                           ; 3                            ;
 ; 13                                           ; 1                            ;
 ; 14                                           ; 2                            ;
-; 15                                           ; 1                            ;
-; 16                                           ; 1                            ;
-; 17                                           ; 1                            ;
-; 18                                           ; 3                            ;
+; 15                                           ; 0                            ;
+; 16                                           ; 2                            ;
+; 17                                           ; 0                            ;
+; 18                                           ; 1                            ;
 ; 19                                           ; 1                            ;
 ; 20                                           ; 0                            ;
-; 21                                           ; 0                            ;
-; 22                                           ; 0                            ;
-; 23                                           ; 0                            ;
-; 24                                           ; 1                            ;
+; 21                                           ; 2                            ;
+; 22                                           ; 1                            ;
 +----------------------------------------------+------------------------------+
 
 
@@ -715,23 +712,21 @@ Info (332111): Found 3 clocks
 Info (186079): Completed User Assigned Global Signals Promotion Operation
 Info (186215): Automatically promoted signal "C14M" to use Global clock in PIN 12 File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 8
 Info (186216): Automatically promoted some destinations of signal "PHI1" to use Global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 8
-    Info (186217): Destination "nVOE~0" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 59
     Info (186217): Destination "PHI1r" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 20
-    Info (186217): Destination "S~2" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 19
-    Info (186217): Destination "S[2]~9" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 21
+    Info (186217): Destination "S~0" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 19
 Info (186228): Pin "PHI1" drives global clock, but is not placed in a dedicated clock pin position File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 8
 Info (186079): Completed Auto Global Promotion Operation
 Info (176234): Starting register packing
 Info (186468): Started processing fast register assignments
 Warning (186473): Ignored the FAST_OUTPUT_REGISTER assignment made to the following nodes
-    Warning (186484): Ignored assignment to node "RAout[0]" because node "RAr[0]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[1]" because node "RAr[1]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[2]" because node "RAr[2]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[3]" because node "RAr[3]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[4]" because node "RAr[4]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[5]" because node "RAr[5]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[6]" because node "RAr[6]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[7]" because node "RAr[7]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
+    Warning (186484): Ignored assignment to node "RAout[0]" because node "RAr[0]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[1]" because node "RAr[1]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[2]" because node "RAr[2]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[3]" because node "RAr[3]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[4]" because node "RAr[4]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[5]" because node "RAr[5]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[6]" because node "RAr[6]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[7]" because node "RAr[7]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
 Info (186469): Finished processing fast register assignments
 Info (176235): Finished register packing
 Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
@@ -742,18 +737,18 @@ Info (170191): Fitter placement operations beginning
 Info (170137): Fitter placement was successful
 Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
 Info (170193): Fitter routing operations beginning
-Info (170089): 5e+01 ns of routing delay (approximately 3.1% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
+Info (170089): 5e+01 ns of routing delay (approximately 3.3% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
 Info (170195): Router estimated average interconnect usage is 26% of the available device resources
     Info (170196): Router estimated peak interconnect usage is 26% of the available device resources in the region that extends from location X0_Y0 to location X8_Y5
 Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
 Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
-Info (11888): Total time spent on timing analysis during the Fitter is 0.52 seconds.
+Info (11888): Total time spent on timing analysis during the Fitter is 0.46 seconds.
 Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
 Info (144001): Generated suppressed messages file Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.fit.smsg
 Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
     Info: Peak virtual memory: 13751 megabytes
-    Info: Processing ended: Tue Jan 16 14:28:00 2024
-    Info: Elapsed time: 00:00:04
+    Info: Processing ended: Wed Jan 31 09:41:38 2024
+    Info: Elapsed time: 00:00:05
     Info: Total CPU time (on all processors): 00:00:04
 
 
diff --git a/CPLD/MAXII/output_files/RAM2E.fit.summary b/CPLD/MAXII/output_files/RAM2E.fit.summary
index 24879ac..ba82dae 100644
--- a/CPLD/MAXII/output_files/RAM2E.fit.summary
+++ b/CPLD/MAXII/output_files/RAM2E.fit.summary
@@ -1,4 +1,4 @@
-Fitter Status : Successful - Tue Jan 16 14:28:00 2024
+Fitter Status : Successful - Wed Jan 31 09:41:38 2024
 Quartus Prime Version : 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 Revision Name : RAM2E
 Top-level Entity Name : RAM2E
diff --git a/CPLD/MAXII/output_files/RAM2E.flow.rpt b/CPLD/MAXII/output_files/RAM2E.flow.rpt
index 28ccc30..15b1fab 100644
--- a/CPLD/MAXII/output_files/RAM2E.flow.rpt
+++ b/CPLD/MAXII/output_files/RAM2E.flow.rpt
@@ -1,5 +1,5 @@
 Flow report for RAM2E
-Tue Jan 16 14:28:05 2024
+Wed Jan 31 09:41:43 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -41,7 +41,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------------------------------------------------------------+
 ; Flow Summary                                                                        ;
 +-----------------------+-------------------------------------------------------------+
-; Flow Status           ; Successful - Tue Jan 16 14:28:02 2024                       ;
+; Flow Status           ; Successful - Wed Jan 31 09:41:40 2024                       ;
 ; Quartus Prime Version ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
 ; Revision Name         ; RAM2E                                                       ;
 ; Top-level Entity Name ; RAM2E                                                       ;
@@ -60,7 +60,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------+---------------------+
 ; Option            ; Setting             ;
 +-------------------+---------------------+
-; Start date & time ; 01/16/2024 14:27:30 ;
+; Start date & time ; 01/31/2024 09:41:02 ;
 ; Main task         ; Compilation         ;
 ; Revision Name     ; RAM2E               ;
 +-------------------+---------------------+
@@ -71,7 +71,7 @@ https://fpgasoftware.intel.com/eula.
 +---------------------------------------+------------------------------+---------------+-------------+------------+
 ; Assignment Name                       ; Value                        ; Default Value ; Entity Name ; Section Id ;
 +---------------------------------------+------------------------------+---------------+-------------+------------+
-; COMPILER_SIGNATURE_ID                 ; 121381084694.170543325000956 ; --            ; --          ; --         ;
+; COMPILER_SIGNATURE_ID                 ; 121381084694.170671206206856 ; --            ; --          ; --         ;
 ; MAX_CORE_JUNCTION_TEMP                ; 85                           ; --            ; --          ; --         ;
 ; MIN_CORE_JUNCTION_TEMP                ; 0                            ; --            ; --          ; --         ;
 ; NUM_PARALLEL_PROCESSORS               ; 4                            ; --            ; --          ; --         ;
@@ -86,11 +86,11 @@ https://fpgasoftware.intel.com/eula.
 +----------------------+--------------+-------------------------+---------------------+------------------------------------+
 ; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
 +----------------------+--------------+-------------------------+---------------------+------------------------------------+
-; Analysis & Synthesis ; 00:00:25     ; 1.0                     ; 13117 MB            ; 00:00:42                           ;
-; Fitter               ; 00:00:04     ; 1.0                     ; 13751 MB            ; 00:00:04                           ;
-; Assembler            ; 00:00:01     ; 1.0                     ; 13070 MB            ; 00:00:01                           ;
-; Timing Analyzer      ; 00:00:02     ; 1.0                     ; 13069 MB            ; 00:00:01                           ;
-; Total                ; 00:00:32     ; --                      ; --                  ; 00:00:48                           ;
+; Analysis & Synthesis ; 00:00:30     ; 1.0                     ; 13129 MB            ; 00:00:53                           ;
+; Fitter               ; 00:00:05     ; 1.0                     ; 13751 MB            ; 00:00:04                           ;
+; Assembler            ; 00:00:01     ; 1.0                     ; 13071 MB            ; 00:00:01                           ;
+; Timing Analyzer      ; 00:00:01     ; 1.0                     ; 13071 MB            ; 00:00:01                           ;
+; Total                ; 00:00:37     ; --                      ; --                  ; 00:00:59                           ;
 +----------------------+--------------+-------------------------+---------------------+------------------------------------+
 
 
diff --git a/CPLD/MAXII/output_files/RAM2E.map.rpt b/CPLD/MAXII/output_files/RAM2E.map.rpt
index f182e19..7d9ecb9 100644
--- a/CPLD/MAXII/output_files/RAM2E.map.rpt
+++ b/CPLD/MAXII/output_files/RAM2E.map.rpt
@@ -1,5 +1,5 @@
 Analysis & Synthesis report for RAM2E
-Tue Jan 16 14:27:55 2024
+Wed Jan 31 09:41:31 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -46,7 +46,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------------------------------------------------------------------+
 ; Analysis & Synthesis Summary                                                              ;
 +-----------------------------+-------------------------------------------------------------+
-; Analysis & Synthesis Status ; Successful - Tue Jan 16 14:27:55 2024                       ;
+; Analysis & Synthesis Status ; Successful - Wed Jan 31 09:41:31 2024                       ;
 ; Quartus Prime Version       ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
 ; Revision Name               ; RAM2E                                                       ;
 ; Top-level Entity Name       ; RAM2E                                                       ;
@@ -169,9 +169,9 @@ https://fpgasoftware.intel.com/eula.
 ;     -- Combinational with a register        ; 93    ;
 ;                                             ;       ;
 ; Logic element usage by number of LUT inputs ;       ;
-;     -- 4 input functions                    ; 115   ;
-;     -- 3 input functions                    ; 55    ;
-;     -- 2 input functions                    ; 45    ;
+;     -- 4 input functions                    ; 116   ;
+;     -- 3 input functions                    ; 53    ;
+;     -- 2 input functions                    ; 46    ;
 ;     -- 1 input functions                    ; 3     ;
 ;     -- 0 input functions                    ; 1     ;
 ;                                             ;       ;
@@ -199,8 +199,8 @@ https://fpgasoftware.intel.com/eula.
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
 ; Compilation Hierarchy Node                                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                       ; Entity Name         ; Library Name ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
-; |RAM2E                                                       ; 252 (192)   ; 126          ; 1          ; 70   ; 0            ; 126 (98)     ; 33 (25)           ; 93 (69)          ; 15 (15)         ; 0 (0)      ; |RAM2E                                                                                    ; RAM2E               ; work         ;
-;    |RAM2E_UFM:ram2e_ufm|                                     ; 60 (60)     ; 32           ; 1          ; 0    ; 0            ; 28 (28)      ; 8 (8)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
+; |RAM2E                                                       ; 252 (191)   ; 126          ; 1          ; 70   ; 0            ; 126 (97)     ; 33 (25)           ; 93 (69)          ; 15 (15)         ; 0 (0)      ; |RAM2E                                                                                    ; RAM2E               ; work         ;
+;    |RAM2E_UFM:ram2e_ufm|                                     ; 61 (61)     ; 32           ; 1          ; 0    ; 0            ; 29 (29)      ; 8 (8)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
 ;       |UFM:UFM_inst|                                         ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst                                                   ; UFM                 ; work         ;
 ;          |UFM_altufm_none_lbr:UFM_altufm_none_lbr_component| ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component ; UFM_altufm_none_lbr ; work         ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
@@ -282,7 +282,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 Info: *******************************************************************
 Info: Running Quartus Prime Analysis & Synthesis
     Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
-    Info: Processing started: Tue Jan 16 14:27:30 2024
+    Info: Processing started: Wed Jan 31 09:41:01 2024
 Info: Command: quartus_map --read_settings_files=on --write_settings_files=off RAM2E-MAXII -c RAM2E
 Info (20032): Parallel compilation is enabled and will use up to 4 processors
 Info (12021): Found 1 design units, including 1 entities, in source file /repos/ram2e/cpld/ram2e.v
@@ -293,11 +293,11 @@ Info (12021): Found 2 design units, including 2 entities, in source file ufm.v
     Info (12023): Found entity 1: UFM_altufm_none_lbr File: Y:/Repos/RAM2E/CPLD/MAXII/UFM.v Line: 47
     Info (12023): Found entity 2: UFM File: Y:/Repos/RAM2E/CPLD/MAXII/UFM.v Line: 166
 Info (12127): Elaborating entity "RAM2E" for the top level hierarchy
-Info (12128): Elaborating entity "RAM2E_UFM" for hierarchy "RAM2E_UFM:ram2e_ufm" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 138
+Info (12128): Elaborating entity "RAM2E_UFM" for hierarchy "RAM2E_UFM:ram2e_ufm" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 137
 Info (12128): Elaborating entity "UFM" for hierarchy "RAM2E_UFM:ram2e_ufm|UFM:UFM_inst" File: Y:/Repos/RAM2E/CPLD/UFM-MAX.v Line: 78
 Info (12128): Elaborating entity "UFM_altufm_none_lbr" for hierarchy "RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component" File: Y:/Repos/RAM2E/CPLD/MAXII/UFM.v Line: 217
 Warning (13024): Output pins are stuck at VCC or GND
-    Warning (13410): Pin "nCSout" is stuck at GND File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 77
+    Warning (13410): Pin "nCSout" is stuck at GND File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 76
 Warning (14632): Output pin "Dout[0]" driven by bidirectional pin "RD[0]" cannot be tri-stated File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 50
 Warning (14632): Output pin "Dout[1]" driven by bidirectional pin "RD[1]" cannot be tri-stated File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 50
 Warning (14632): Output pin "Dout[2]" driven by bidirectional pin "RD[2]" cannot be tri-stated File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 50
@@ -316,10 +316,10 @@ Info (21057): Implemented 323 device resources after synthesis - the final resou
     Info (21070): Implemented 1 User Flash Memory blocks
 Info (144001): Generated suppressed messages file Y:/Repos/RAM2E/CPLD/MAXII/output_files/RAM2E.map.smsg
 Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 12 warnings
-    Info: Peak virtual memory: 13117 megabytes
-    Info: Processing ended: Tue Jan 16 14:27:55 2024
-    Info: Elapsed time: 00:00:25
-    Info: Total CPU time (on all processors): 00:00:42
+    Info: Peak virtual memory: 13129 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:31 2024
+    Info: Elapsed time: 00:00:30
+    Info: Total CPU time (on all processors): 00:00:53
 
 
 +------------------------------------------+
diff --git a/CPLD/MAXII/output_files/RAM2E.map.smsg b/CPLD/MAXII/output_files/RAM2E.map.smsg
index b2004b0..4a387fe 100644
--- a/CPLD/MAXII/output_files/RAM2E.map.smsg
+++ b/CPLD/MAXII/output_files/RAM2E.map.smsg
@@ -1,3 +1,3 @@
-Warning (10273): Verilog HDL warning at RAM2E.v(74): extended using "x" or "z" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 74
+Warning (10273): Verilog HDL warning at RAM2E.v(73): extended using "x" or "z" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 73
 Warning (10463): Verilog HDL Declaration warning at UFM.v(73): "program" is SystemVerilog-2005 keyword File: Y:/Repos/RAM2E/CPLD/MAXII/UFM.v Line: 73
 Warning (10463): Verilog HDL Declaration warning at UFM.v(189): "program" is SystemVerilog-2005 keyword File: Y:/Repos/RAM2E/CPLD/MAXII/UFM.v Line: 189
diff --git a/CPLD/MAXII/output_files/RAM2E.map.summary b/CPLD/MAXII/output_files/RAM2E.map.summary
index 20c5b55..5e7bac2 100644
--- a/CPLD/MAXII/output_files/RAM2E.map.summary
+++ b/CPLD/MAXII/output_files/RAM2E.map.summary
@@ -1,4 +1,4 @@
-Analysis & Synthesis Status : Successful - Tue Jan 16 14:27:55 2024
+Analysis & Synthesis Status : Successful - Wed Jan 31 09:41:31 2024
 Quartus Prime Version : 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 Revision Name : RAM2E
 Top-level Entity Name : RAM2E
diff --git a/CPLD/MAXII/output_files/RAM2E.pof b/CPLD/MAXII/output_files/RAM2E.pof
index 329b5f6eec060e6b963e3e12f5551382bd624bf4..f7564686633d73dfa666f83de9232f3330bc89e9 100644
GIT binary patch
literal 7877
zcmeHMeQ;FQbzgxcup@ynb&KkeEjvx){t+xpFd<mT(-=E-{6Xp%kB7?O2@)laq#9V(
zu<Tw>W}<OB#txI%MRo<o8ACE2Y29H!G0N_h>yOllw5sC(1@ZRAHmqWaeNQ0oK54J+
zJ^kJLRs#O$|DCB}v{&z*d%l0?ocmU59=azK3YCTC*w03MemDHYmTlp!wQII)ZfU}2
z+oml~w6rvBsa@N&W$Wg)*4ia27B5*`SNpf&%|F~&d&ly++PW3D-G2LRx7RIMQM=}e
zZQuXLrmeMgi|cORx@}|a!}rzRzj<3z?dpx2w}Ce_D^vv)tJgem``7Efx1_G_TgyVT
zLsw(#k=AXSxBakbW2hWw%)bSp%D=R~n2-N5CTb#54f}`p5wZLZO_~OW2Zo9Cu6=_F
zG)wmwvungYi=6g@eeh%rKe4S^kXGdHPfwZWhEI(o_5Dw&VCmo!W*;jAflk`@bW9Zk
zxn>_f0o}K&i%-SGG~J(}lc6)5_muK{HY1;x_${5=^D(6^$tB{789jOM`yxeAa!6c8
zS2%6xM!v*~=ZJsF{uzElALl99puj()f7*WR2680i8+q0)AO0p49^jWW^f-|poHKN0
z&M_rD(r(F*RB1K*QIc9<mBh6h#K%4pdEg89J<rK&5BB7(+*FLLo`CKL@dM=qe7E|b
zOZhYQ3G0XB!7iVYiq|85QVC_!W&Dwr4xSV?5U8S-ZI{ar>~J;wBatMr-sXQ$TK?CI
zCJ%)|viKQw7mFiGHoUQxF>;RbL<;ir__2CCtgtDFzcvYB-JrdGY;?4sInSAMNTP#S
zX_6B5Ck|ro5fTD;03d|ezFydPq-c{LTYr*_e4MxPyRfD_sg)ov<14MC$usnES=7Wi
z{6vcEDzVR#B|e9Izkriplf~S=>|0MdNiMhZ&kN3-M=ZY+b>aVD+Ujv&BC$gm;<4C}
zh-9q%p;K|{=~3qgsX6*M+>*Px{dF>F>J0Rj_}h18XD`~YEY!FB`8l^PE1&oy&6`~{
zRrRYq2^06^%0K*BcFx?|WwXXs-PnF>W%+-X9jKUH{$|aqdrZ73x2nG`J16w?d-Z({
z6<_5`%O^he7tgMqs2RGp+wgZboc$|9Up=d@q5aUWtI8*yxHu2=`nRwBgY}=zoVjOH
zbM}EV&!wC1xpPP7hbyYnk%gajc2o!PVd?&Z_qC?ar8mBqKA&3I`O9DRrk5UmxU1tW
zi>pS&O3QKSaDg}xg<%z-NCPB>tb9&x!6TkC`K35RoRj)ENvD?w^2ue$9|d`r(!?=C
z$fF;%^gK}Sk|!L`^c~48-8J~;HotlB8hwyUnlXca$KWWLlw|Oun9+lL8#;+zB`F#=
z{bL6Iz^5ogTkx6D401e?8Iq6_;8*dKuQ|zFj3{-&H+2kuSy6e^9mLP*9o0uj2~7!K
zNk7`{4VC;M0vq%iI~4pXWOAneX-THPn0<q5TVM9vFatnHZ*rvS?G5<szVXjgmFXK?
zfL$sNeuLIHP3N$WiLSiqC!Hgt8Uy|u(2aAfF`M0=-X-?ui;<<89Ey!jCH8?g8T45P
zYEgeIsOvT=;5nYcUM!5@k%0Z6V|D0=x82`PD#dThfDZcu92`HMSR3Zu$EEDm+#|;u
z&lr4KxdQzSziac17-x#6POM#^59g7eK)xuQ*D|Vj={(a%v=A)6I49hL%*homxCamC
zNO?vA?B^(IBEI|7>9#wfx}k;|7U-5t!TD+A(Ln!@HvJ;z`#hsw7|kPbS|8pKiyy;2
zz!I+dQ}*ZlrgHHgbJ{<xURX78_rJPhWBvmfN}K?_v7z$o`YYd<C>I}nsX|}9uzpwB
zjc(toZ`NFsvixeNUZfvd^T(<s|M^0DbkUL;dBa4e?k7}#@oy}DZ1|ne^+Rj-l`rp~
z|5EfD3mRqFL}u1ipV!<qcgn_t-F+q<iTLlm``io7&3Cfocy)*S<(m)He9#fdC-?dG
zTW)!+rFHS~bUL-P^T4s*boC7nckQ_Wd4c~Y5hrQlCj2;_6-_xB*vNS^{oBT=k%FKj
z56kr^@Fx;>KZlCbl;I{ns9fZCC28KG9A8>`DQ~<BDAj16j+r}FUkRVsKuV!^8ppk&
zfZnUb%soM1uFAacGu;-<Md01kDfAh>1j94%VDlZtDpD{n=m(%{<rh$^j?p`K0{9fL
z!_Gk-)J-CxsV#<n&VeJ2b7DIYrp^`iQw|=+DPrvOOklB+iJw`m95fNw$sEN=uN#r7
z?c_AwK$aBHtmEiohK_!qa^2H(yE-_di3fI`I(~(GqsJL`pX@##6$4r*_Y`p@9G<~`
z4g*8`(y?_<6jf3^ih1EHj1_C2k;_DBPMS(F&sryym$Ljg1bm}k=IJOWl_x>&=qobm
zaS_BfLi$nEv1x*%F`;-YoC1$Q2NomG*MjK9{iCQ0Dmp~M_G3OZP3OAJp*;Ux?0sG2
z18S(p^;@WhuM6lqnbbX+?;Zo+$I0J@DY-7Q|Dz-7H$A2L0}h0Y#s)u^t5C*C&T@DB
ziA%Nfy!Eez?YNMg{fnDc*Z0qfubz8VY$Ehe6;lK10o~Yr0`_%=chu|hTc7?~WxsxW
zb=8_5i?UF~t5vG;n(tYD#eY_*@4bJ+Bg5~^Zx<^<jT6<6wRe7aK`orL_1AgqXJdNK
zw{N`uowM_GrhdcfiRu*<WqU5vhi(q|$#K$~w)q47sK3Ihr#i<wK1_dg%WKXD4zuw|
zJ^O6?$X~xUaDMS|H@k0T=Yem&l3uvvySw*vSpOS=O+Ah{iu&R04F=bU8&Vg{I}=~V
ztsGoDFrR|_@lHyLUkCBSolE1|)Fl*eB?7)Vo{>+?wE*8HzXo>(pVRqA|D)3VLvd#0
zC-GAt7SspzP;$M=qtTDa2Dy1NFU*`&9CbjbdVAdj9fJ<@*@<F93gAMLf%+Bo!y0)@
zujge({gYk9!WoDHUn;P#%Lji9?m-WJk-e0{CEI}yfqu{45223=;^OPzv-bqtFH3Z(
z3P7)#gwl&19l@B~H-b3Wd2j589Q2|bWNWS8$SaIt>lg59S1*SZ{J3R)l(YRQbq;)k
zHg32-7E_v1rlD{xQ|vg27MwTsTYTaEDKPh7Z$`t9lg6)o0`&^nM*izXj~AdjY40zJ
zaz)$=x*GGbb;~Ti9wCNvy^yaCxnZ13QUd+K=(G5baa&)Gne({D?#HCVy`-ntfu_KI
zqdyW+i8g|vqzXc5ANg$+0i7BCK_`}=$SM!-X^LNb&|g0p`_$luD8}Wy!tknQB?ePk
z?0X}|CtuKwug5zZPpu8=zZK{5G%&TxD?AkwyGPcmqY3S+)GEvW;?A<V?9ylMdT-#J
zkFw##*H%r`&aIgB=VMhh3v7JOHH7N2%O>v15A+RIgcpa(&m5RvF)Q?DP1&`!ev;qZ
z_4kECcfYCn`n_z^{80JCy`g)qyXInyLY7}O+;v^{(5||CU;kkHMoVv>H!Cz&Q}#^2
z&+e~$aMSkez`%gl9Jy)JGP%2>^)Hrx+<7XfFGbn(!A~}32hLW$_h55s;qG7VUGe<k
z!{6z8r8n@OOkRm8>NWQeH!RNs-;4%;1QQ?R)6SVBjgXty-C^?Xa9gk+G4*8VJ?FIN
zkjf$t8SXn^&~%iNnIQhahsAHqbv+kliT44@v~erf@aKt>nNNT`>FqobR&=xgbk(={
zP7r@1&(P(1)C+DcG?XE~i2Ky~U|)08jZuqpf}8q_3!FE7#q!1B7w%J*9!Vr68-JWx
z{CXKnCx&xF(4Q!fAk0glJ>OU0viy*Rl^OZ2dep;wV5l@>Pe8}Mtz%#g^A9gxR7iP{
z0|v`a{z=gBerle*0`P}*6RDvRJ&+H1V8ly1*a|P<)BHF5O_;>Mw~yB|4%4KPyg|nh
z$48Fa`pHwo<c%en?`7g#IHu0YlQHDb@*fk9Zr~V@d1EJs-7@Y!siDX6qn;f*pCiK4
zQ=IbLa|=(Rzp0ke{0aN6ANFyL<(Y`*K9=k4ErMHVVdWzaObf^P>;wTJq*14Cw};z2
z5B!^?<$e*qsO3Y6qvQHt@>6(Eez-9|dHx&~iKvlHN%uGRp3P-G7p?IIn&fos6LnbE
zP%6;RfA^ejIJR=ZXC6DP2G#D-1*=otu2iqAv-m%-bIH<UvZCpM&Z#*S)pP&h`eOUD
zNAC(<{H!dL_&wz3+0CD1^YhE!9(ebSwTtFfhEIF$!MUNa>z@c&`@4?S-l7}YU*7Sf
zzWKBE{<HqEDhnMAeQ8Wp-)iGC*)Xf`6KbD|{ishg@4b5JoZ8&{Qs~QL)uE8JU(rDS
z`*{CzoPYD0H{KZSnC$2nS-KSOf7A8X-~ZAN((VWS^WGatr&e?x*xQlred{}2D_2_m
zldy4Q9Qg%e3+PoQ>pH^x4*(z&ALJ>Ba}QR@_UBcO+y02kG5HPXj+j)$f14)RNHqR?
z4AA6|u=EQ!W95L~^-w5Ns6U9B#P<<qAN6@jPm%XtAlZ8n%{mFmm+Oa}tjLKQefR<c
zR4$BuV}H@S4^GRGC<2%@iTVrpV>5E%+~<>uc}19}JWi*<6WH%d$l=raiYVS-e_B4~
znS{{{^+m$Zpd*>J<i9Ggm><J@cE^3fd^-c2V~$^5pBX%R)ao(NIWO_qz68ChNKr3#
z67plFY+2Za{7FQ>*mI<a`EKlFMjnS==sCHbVkc1#*guYtV7}=jlHy8yuOdue@-Yt~
z4?iy!iDT}1M?Cb$kz%fqI0JB*n&Or}Y|g<VTu+4SwL!0-;;^qBFDiom$56Mj8+K~g
zBXhW;#9_r{@rk3pO#W#n+DDRDPb-G$^!o$&?!*<dN9~thVK|XN+;Z`;&r*-2+N^)@
z7vE3e`$Wwhtzy(65;wi<^++`;*9YHE!Y{FF@ZV9`KiGNtLJpVbtk5cXGHLzWQ)Kn8
zJ^b{E>-*T8iqPCOog;chHZ*_i>J5v!Uxsf@#LBXdKHYwOsBd1yRoATPD3+Do^6j#*
znhhbH0v*ARXCDgnHTCns<_&ZAI#V=xV~8eduB)~0$FU5Xl^qN{^Oedz&=>v0nJRlV
z^UVCQj!<pM{{A!XN1D$%?>d9c&8xO{j(2vX$Cr9eXQ}>_+yBxhXVZV@R=#-OgZTdC
zz}}x`R=)ME-7A(_`*#S`AFze+0Z+`<AHF8UeaW$O6KA9lc}4;h8+wX3@Qe3<@RacC
z6@b0u8^|x=9;ikQt|yb=G5I(3W#)>xPZq%w1}-z0V(JpzEBYSG8GI9e(vb<^((~&j
z&Vv{FeJzyQf!|N}n)&CmBJNU25R7~*ytJ~Nn4x$EKR4?%or*%rB+jL{p?h9IfPTsT
zXo(;GkuZElFV4^KBQ926F_3@RzR~ZQzHjNkeQ70fN^&4ipdPh(p4L<HtMoj5kC=(4
z-M?J_mFJBdVf6(2cz;4nq33^*Uy9Eqe`n4G_OJ*_+{R<tzANPia#2V8G<2X0z<+A8
z9`7vXJoXV^_|NQp(p)~Tl#jm;ygX?BKCo)P#@`1%!1tC#rmwJfMh;|M?#Cs2zS#f2
m7?(w%%ByDnB2;VsB7_8f@$ZWWd=Y{FrxBQI|5m*1$o~K<GIW#x

literal 7877
zcmeHMe{@vUou3E^c;x3=Ep!!9TWwEkF%Y9mk%ZP?J@pq|1x|Y!!IlJBNoEC-DdL-p
zd%D!!6|JYm8ga<#u2##EoGwRL8E3A)pyDPIY!`AMd2`V{OjhE&7aC_?=Dpne-Os&m
zg4nZX|K4*}IFtMC{eC~+@ArOx-TP*i-*rnQ5~+wxF@GEJ_j_&kZQR_pse1Xw^({^K
z8(p{YzLu7zjnylgHf~xUZLMCoc)`L2HPzp4Tfbp#^>x?RRM#xNX3?T+7S$|VT)q6h
z%|E`sX;XF0f|^B}Hm|L|`@7Y*uixBMee>G&n}Lm75Sb1YH!r_q(X}=AEUc-yu`V(x
zav_#hv~FI%c|+6MNF{jmzuA##Uoa2)&rxlnA|lz)IkcOI6}Bi+)Hl>SM5G?x-6uga
zbeEVC;ES2L$SW^g2R(<6Bo+f*N%A@~<9gokfg+dWkN?PuAw4j1@EkXDFndZ`!SFdb
z6Ldu$@LVYp$^!2v>sqd!YdU$rlXQtf`TU%G1=}>AqxEdfpN|)My-1!J)3jPGjbUG!
z4<AK#dGsXaOz}X^%k~>P3=Vk1mnI=?_9=Q94}zA*wvsHKFCTh*BgfVBIB}AJnFGhM
zo3b68C{L2>x$OmI`*}DTeoy1QxaM~U%5)0%50DZb6(|r2@>A#JldVYaM<Pg}{VIkT
zA1(V2eqkanJ(pD4lPM{@{bD$fTLt0}+66yDFX(!XhxXth;P*`E&nlLbGJyP(q*BnW
zx)Fb=l#b5}{>cG7<|!{sT(AN7S4ywgy&vlZOp$qxmB#~g*a%<N<xI1689W{Uw6F)I
zxGQ-wP&pN(c=8%eU%^PiF1O$jzt@UlXW}Cj^Q67mR%y^}3bcPzUb$IgKi0B3KPUFX
z^Dgv4U%<K$6zGK>(6bov+{pU-VZYZ_JTt$FMTL}*|0S79Ts_y&ZSws%Y~Bk9_&vyh
z{5^s6hGGywlINkio!PSARb#uDEgD9h!G2{4rL_FL*F|o~O<J>UX~p2JFS4nZRgNvI
zsJc2b{*9GabZNiI>o5IWZpxa-^opaI+)rkJ{>7>)Co-Nodk}hnukWn^Jtx0%O1#Lv
z1Ns{kha<C9<E1x+`1z;5tm)IQIwh_$_=?Gg->evKJbIHd_R$XqZ&}y;_RWKjJ>J}W
z!=}W0b2}c7{q{rKw##*u$-MZZoRiONIOaI@ixV&ZTWz*>*KIpGIzqaTTqWT*F1&U|
z)JBf+1Hx(SlboW8;)p-3E)qxHBX8s6rGkn4w$Tq<Dr9~59sAWdFQ#N)zws~f1Mxw<
zt0L-=fj&T4MMb1CrNMiQp<z%|%ZEpS*Llwf`5%zZ54oBc`UZy_YV9B9rVddMDO4TU
z!+4{Y0MD~TK`%W3Yjv83@lSCrpB>QqNw*AvUnnPzI+B9GAL2coKg67@Jg`C*G`^TJ
zR)hX>XK0U+x1R$K|LFV+<wLGpgfuB!%If}!#8j~3Tz`OVm{S4`PuGj26y`0c&zM=a
zUyZtop`O4OmuYQBLGw?@x7&uJ%Hso2N@)nUh{GQ4!Tj#s;Ik+l6h+J}kf5SNKKh33
zxE}&PZ1h>a?)QpNB|-&po~NKaO;Sl()tv=CPf>>G2-}BaIO<lS?{?BE=ojXE;N%zG
z%mxd*jw^tKep*F#phs<|6nab{dP-oVsO=c{S|Po`>r}D!`d-h?JKpMsma(O=^zV+H
zmC&qldAbAs+EIE1``<s#gB11I4t<T;o!75I+kpIo59Ye*ch=yzQ2*d7n??_28z?K~
zfKC^(zWK&LZqiMcwap%%qE^qD+2o&^KJUg^V>{-~>N>9R4e!63vnJ1}n>9XT-ikSq
zrk_+yn|E;}nV4H`@GXUbK>e)o;Wm1`PklrUFVKfas{V88$B8YG5FZ`L7l$g_FVXZ3
zW1v?YsoE6LbluiqpWSmf)|~78;bVQxw?6#&#2-#{WIo?KYTIuc`I35^r#^6;(>*hG
zwmS9u63;!;k=Zx<Zq#3R&I!b8D;gepkLedQ4!=0)wwW@Xx)oUmq$R}uB2!2Krrd66
z2bvH15nMBh0!LnUO0|R#-@x+v-K?=s*Dv}Scg0F_xxph<B+wdXlg4k=>!@RfLFZ=_
z@zorV&pP$UrR9+`jA$cS(%{wXhE7W7dpz$_XI6FV^Q#~A23)y69K>la5a+aD>DB|t
zS3ype3c!c`jaCECM8WmkVt`YI<R9Y1As_t&`cwGmQ3D)`VO_XN36iT=Xdg_`eoFz1
zKGA7QhP>ynKE%OYnvbQz^MdE$2=uQ&*PE7W0k20{k~mMfYZGH}>>pWe_Ls*k$>5V7
zOOG?lCa<7&MUkg5p4B)@_b0MLeZ#0j;wVEU(Y&-=+tTs{<(;f>T;<6isn@v-YC}AU
zK=Z9wk?%f!`(EmmoBE1dbsb0%<`?Q$Ko58{AL>3(s7y)eaBlhq;sP@0NsBnGG<;!v
zC42J~B?Rb!R6bKO89dP*{JTm8PaAxmLmm<D?HTOL-J!m6GZZ-9wShfj-O5nEmK$uX
zt92XZd4C7Hu6!^%lMYPSW3^TMSMHy9=h8n{Q?`F=0i7<b-BXN2#;5<|_e}llt&3c%
zuKbI!>GMZsR4w~z&)<rsitCnLFd`qR(Douv4$o0{Enl<rw>?j6uN<$<m*(4<@uOtz
zo^S9i;;oO>T`T9+(d#oWoqToVj<HE|XS{Y1eS+^9%*0||Z_lF{)ZZ0L-%AYMxv+L9
z(b2(-d}@At`xRF_-_(4|&O4p@*@>6tbUeOf-;Fyu7MuMy3OEjD4*a9<agK%U#yy5S
zEc-hg(G>>>P4ibaC0(`dRZ0z)?^D=;VuB;>xKchkyUUL&;mdeA|3f^tX$X3JVNro+
zl~k5nrt82#z451_n2j7Pt~-G974-(JM9re)klik?=X$=CrHM=EEB7CbFP}%A0G%jn
za1-`hs6U+VF_+S=XCoQ4-?0@k_dCdEs2gb$?9Xa^Ku@7&B&34R+|%_F@`SR=Yb~IZ
za;Qyhu%Uwo^~Wq-f5RKY^=K6J753+_&Xku&mZh~kDUwAO_fz<M0*{edkRKm?tp)X?
z93Cg>Ej9Gh;k{em1Kc>lufghm$MK>Tx!uPh?-gKGlp6CTjCj`PN}3U+@L$V6{gBop
z%&f}`B=}(o3koS^@Rxu`^A(B#$GL@lyQ9b3Jl_^}Isb7^#~?L|?JG`}<Y`5m<mfs3
z;a}Y~OOzJDuWcT{AEq9ST)2rVo~7QtaksvEi<0SIQ9SifzVP4@L$??UaQ-*cjf`HN
zMI+uDu+c1o{Io2ef2jW<+|C>DzUH|v*z&_^xtzBzA^Hq{=R;f0<|e%~zw({8rc}kJ
zkF<<0dn0qv%#nQmBW8aEwq>bm`s!HavSTx<;_tlPGWf-xR!y2TlIVZL;1dUbIZd(K
z*WBFm))Q6RrY)R4_6E(EQu}`5$yW{D=D!?K>%KFu^7Y)ztJb^|nLbweg{s=xvxz64
zEAP*?Gwa&D-rk?~wcm8vmv+9_VLu+be$+l;8+x8U`sns|zx@2^wF`FUob=os|MIUL
z+1grt|19I-N8|$h<l)}u7J@9+-65PO6Lb%54+_ZftnSNb=qga96f4siW2g_34hhxg
z`*%=mPZqT$&kS%AR~=vALB~0BQrQT8*7Ji@5S}l{H(mEkB1h65!$pkt;PnCZiTfb1
z5>|koJdI~vf8f`z7kCxZr!?r04ZF4dumk5S*0kR9M%`b_^O&Z`y9gH~^nKKg?jE?$
zk$sGCf6d~Yz?u@+Cal%CJaJ7gNUr6M8ae5p+l*zoct6AbVN{xiqOhMEyI^35*ZYPZ
z5A`V?=ms5fI68_Rv5vD6`IpBz2E3jV?+SE3!7+>Z3;r>3*s2wF67giXT%v8L0(p&+
z!u-N{sql7bsX)Mletmg0a=e2^KI%8Ec#2tqcxHT8N{%l{wz91xd5GVMn~v6FGuXq3
z*=}#2@u%m8^~bqy=7pkzIEoT@eMjIP6v~IaR6O9iCE>Ea+za~!1<vp;l`7j`Vy&?=
zt9x^G|8ZnTHlJEjm+$!dxYv(rRpbNPNU)oNr0!4cl+B+=dvx;ar0kEVT>pvJiof2^
zPF&-$-~3r1Bx8lH!LOH6wH1&+^xQ*_Z9lW;uh;ZmbaYC*@}*gq%Shyw$PFVG-aobL
z_n;Tpw!@A*HKk(e(acpVeiKQYtccul!8HGpHR1hp?>ApRq^`ezO~v;|X8Mz-F1E&=
z+`V8<%}C<?@cvn9*mlT|KCq@Ta!PD(ow~SkZ1yvER?ixlyC#CuM#t;zLx<O`%h^4+
ze>OK<{A#J=$#*Zl`2EDI<@#dIhNu3@agO9>9QsjneKPUfq9vJR^0vLnCB}Z^&r#ez
z@kWpRc!eS4o#)XJTNwYqzlbmMkRIS?Tn3z(^Cqq<L+f_~l$Iz-U;F@<wr`Mo;2@KM
zEd=V7=q%`=oj&-vlH>ZkA^0D0#0T}neK+c*$mHqP5+UFuJQ<fP#F@OHl0fsPfWsd3
z4Af#2p&S!OhB@BkUA(`70li~FzNC9SADo(w^NVjG`uGQU)^i;nJ!&~;1>^^|sXt#B
z`DVQY4xDymb%T#Lhx`D2(*GI0e_^Knlq~pC@~$Fk8+8@-2go*c4#`ChoaAUA;4k;L
z62&3^VM;YZzI;|+bFWh*sDwm51MDll5RT{R_X7uCkD>lJhrJBvbUF(<`i9blD$zuX
z>9n@b$0NSa0m0y7Oo;(eo)78%5+~0?e7MFp;RC+FP8mVo7W5{#QAyX!mhT_OiZ1Gl
zD0&dq!7RL|<ULzujr<ZNlRhU7I{&>)$i2k(9beH#mQ^Uz?-CyjogRX{(RiEePw0Gd
z2EFgIBiJ_))SiuF#P<P0b=9l0$~$pzRSbQi{@(EW$$bk{r%0T5n9_d}3<r7M`C={z
z{M0_2i@?3-_bq#VQspIe_gF*i+h*QvpZVOj1(9WcyzpBUUC0x9fu2~FyS1{i?w&Wg
zk4O5JpE!BRQ(voIHgY+>K22-AzWa9WXa798Zk^(Hp1SDS#P}~BnK$jx(WR4X%>A=5
z==*j^f3vf7+ssZme(}#Qt=={|_sWWL{q^*q{)P?>CQyI%n-Zgmr!%#i-nUPL^=DJ2
zXZv?sGwU<c4t?;^vr7^$KfQSOuEn?Q*tNvizXfsfM@@Y3y(lhX`kH|_=jB9w={m7U
z@_?cKe4W=iFZ8JQk9c#$2P1-pxkbsq4?0Vdg>=+cn14LrK5?{p^L?7e8UC>ThE*94
z{hYEMNB(NPTE4bJdRm{)CiLp_>zsacPMwzlI~bm8S}x?BqkE`Z&Cl?)&-u8reDoXi
z9en?6`bDTWI3Ew3*(dlX^iGU=og06I`p#dUupj;*_9uFcJz6i;S$RCie{TMX-cbL<
zd}0j!LrEn*O)sziFY?8C_Hgv4PvieYKG$>jpP$5N?gw<Fw6uKxG;x7688h`DB$8(W
zZ$|t+@JyfneW1Qm|2}X8zYq8<?1$&`g>wF9JI?0|{rnl<{{=tHiA<Y(?iZnI{fiJ1
X<g<UDdEhe-{6F=;RP$T$$ejNM{A72S

diff --git a/CPLD/MAXII/output_files/RAM2E.sta.rpt b/CPLD/MAXII/output_files/RAM2E.sta.rpt
index a658af7..9a522b2 100644
--- a/CPLD/MAXII/output_files/RAM2E.sta.rpt
+++ b/CPLD/MAXII/output_files/RAM2E.sta.rpt
@@ -1,5 +1,5 @@
 Timing Analyzer report for RAM2E
-Tue Jan 16 14:28:05 2024
+Wed Jan 31 09:41:43 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -84,7 +84,7 @@ https://fpgasoftware.intel.com/eula.
 ;                            ;             ;
 ; Usage by Processor         ; % Time Used ;
 ;     Processor 1            ; 100.0%      ;
-;     Processor 2            ;   0.0%      ;
+;     Processor 2            ;   0.2%      ;
 +----------------------------+-------------+
 
 
@@ -93,8 +93,8 @@ https://fpgasoftware.intel.com/eula.
 +------------------+--------+--------------------------+
 ; SDC File Path    ; Status ; Read at                  ;
 +------------------+--------+--------------------------+
-; ../RAM2E.sdc     ; OK     ; Tue Jan 16 14:28:04 2024 ;
-; ../RAM2E-MAX.sdc ; OK     ; Tue Jan 16 14:28:04 2024 ;
+; ../RAM2E.sdc     ; OK     ; Wed Jan 31 09:41:43 2024 ;
+; ../RAM2E-MAX.sdc ; OK     ; Wed Jan 31 09:41:43 2024 ;
 +------------------+--------+--------------------------+
 
 
@@ -116,7 +116,7 @@ https://fpgasoftware.intel.com/eula.
 +-----------+-----------------+------------------------+------+
 ; 10.0 MHz  ; 10.0 MHz        ; ram2e_ufm|ARCLK|regout ;      ;
 ; 10.0 MHz  ; 10.0 MHz        ; ram2e_ufm|DRCLK|regout ;      ;
-; 68.96 MHz ; 68.96 MHz       ; C14M                   ;      ;
+; 68.17 MHz ; 68.17 MHz       ; C14M                   ;      ;
 +-----------+-----------------+------------------------+------+
 This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
 
@@ -126,9 +126,9 @@ This panel reports FMAX for every clock in the design, regardless of the user-sp
 +------------------------+---------+---------------+
 ; Clock                  ; Slack   ; End Point TNS ;
 +------------------------+---------+---------------+
-; ram2e_ufm|ARCLK|regout ; -23.682 ; -23.682       ;
-; ram2e_ufm|DRCLK|regout ; -23.562 ; -23.562       ;
-; C14M                   ; -8.731  ; -96.469       ;
+; ram2e_ufm|ARCLK|regout ; -23.723 ; -23.723       ;
+; ram2e_ufm|DRCLK|regout ; -23.713 ; -23.713       ;
+; C14M                   ; -10.120 ; -109.885      ;
 +------------------------+---------+---------------+
 
 
@@ -137,9 +137,9 @@ This panel reports FMAX for every clock in the design, regardless of the user-sp
 +------------------------+---------+---------------+
 ; Clock                  ; Slack   ; End Point TNS ;
 +------------------------+---------+---------------+
-; ram2e_ufm|DRCLK|regout ; -16.461 ; -16.461       ;
-; ram2e_ufm|ARCLK|regout ; -16.317 ; -16.317       ;
-; C14M                   ; 1.433   ; 0.000         ;
+; ram2e_ufm|DRCLK|regout ; -16.306 ; -16.306       ;
+; ram2e_ufm|ARCLK|regout ; -16.276 ; -16.276       ;
+; C14M                   ; 1.415   ; 0.000         ;
 +------------------------+---------+---------------+
 
 
@@ -171,7 +171,7 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -23.682 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.001        ; -1.630     ; 2.053      ;
+; -23.723 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.001        ; -2.195     ; 1.529      ;
 ; 100.000 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 200.000      ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
@@ -181,118 +181,118 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -23.562 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -1.497     ; 2.066      ;
-; -23.538 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -1.497     ; 2.042      ;
+; -23.713 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -2.165     ; 1.549      ;
+; -23.693 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -2.165     ; 1.529      ;
 ; 100.000 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; ram2e_ufm|DRCLK|regout ; ram2e_ufm|DRCLK|regout ; 200.000      ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
 
-+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
-; Setup: 'C14M'                                                                                                                                                                                                                              ;
-+--------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
-; Slack  ; From Node                                                                                                       ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
-+--------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
-; -8.731 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.896      ;
-; -8.317 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|LEDEN       ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.482      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -8.260 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 9.425      ;
-; -7.816 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 8.981      ;
-; -7.814 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 8.979      ;
-; -5.971 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 1.497      ; 7.136      ;
-; 27.670 ; S[1]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.917      ;
-; 27.670 ; S[1]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.917      ;
-; 27.670 ; S[1]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.917      ;
-; 27.813 ; S[1]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.774      ;
-; 27.813 ; S[1]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.774      ;
-; 27.813 ; S[1]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.774      ;
-; 28.259 ; S[0]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.328      ;
-; 28.259 ; S[0]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.328      ;
-; 28.259 ; S[0]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.328      ;
-; 28.266 ; S[2]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.321      ;
-; 28.266 ; S[2]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.321      ;
-; 28.266 ; S[2]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.321      ;
-; 28.402 ; S[0]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.185      ;
-; 28.402 ; S[0]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.185      ;
-; 28.402 ; S[0]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.185      ;
-; 28.409 ; S[2]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.178      ;
-; 28.409 ; S[2]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.178      ;
-; 28.409 ; S[2]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.178      ;
-; 28.823 ; S[1]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.764      ;
-; 28.823 ; S[1]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.764      ;
-; 28.933 ; S[3]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.654      ;
-; 28.933 ; S[3]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.654      ;
-; 28.933 ; S[3]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.654      ;
-; 28.943 ; S[1]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.644      ;
-; 29.076 ; S[3]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.511      ;
-; 29.076 ; S[3]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.511      ;
-; 29.076 ; S[3]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.511      ;
-; 29.412 ; S[0]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.175      ;
-; 29.412 ; S[0]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.175      ;
-; 29.419 ; S[2]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.168      ;
-; 29.419 ; S[2]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.168      ;
-; 30.003 ; S[3]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.584      ;
-; 30.086 ; S[3]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.501      ;
-; 30.086 ; S[3]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.501      ;
-; 30.847 ; RA[11]                                                                                                          ; RAr[11]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.740      ;
-; 31.031 ; RA[9]                                                                                                           ; RAr[9]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.556      ;
-; 31.053 ; S[0]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.534      ;
-; 31.540 ; S[2]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.047      ;
-; 31.845 ; RA[10]                                                                                                          ; RAr[10]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.742      ;
-; 31.915 ; RA[8]                                                                                                           ; RAr[8]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.672      ;
-; 31.941 ; nRWE                                                                                                            ; nRWEout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.646      ;
-; 32.280 ; nCAS                                                                                                            ; nCASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.307      ;
-; 32.515 ; RA[4]                                                                                                           ; RAr[4]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.072      ;
-; 32.546 ; CKE                                                                                                             ; CKEout~reg0                     ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.041      ;
-; 32.578 ; RA[3]                                                                                                           ; RAr[3]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.009      ;
-; 32.601 ; nRAS                                                                                                            ; nRASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.986      ;
-; 32.954 ; RA[0]                                                                                                           ; RAr[0]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.633      ;
-; 32.975 ; RA[6]                                                                                                           ; RAr[6]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.612      ;
-; 32.976 ; RA[5]                                                                                                           ; RAr[5]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.611      ;
-; 32.977 ; RA[7]                                                                                                           ; RAr[7]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.610      ;
-; 32.987 ; RA[1]                                                                                                           ; RAr[1]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.600      ;
-; 32.992 ; RA[2]                                                                                                           ; RAr[2]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.595      ;
-; 56.663 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.845     ;
-; 56.914 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.594     ;
-; 57.077 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|LEDEN       ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.431     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.134 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.374     ;
-; 57.137 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.371     ;
-; 57.140 ; FS[13]                                                                                                          ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.368     ;
-; 57.277 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.231     ;
-; 57.328 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|LEDEN       ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.180     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.385 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.123     ;
-; 57.388 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.120     ;
-; 57.391 ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.117     ;
-; 57.670 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX  ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.838     ;
-; 57.671 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.837     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.748 ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.760     ;
-; 57.871 ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.637     ;
-; 57.875 ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.633     ;
-; 57.938 ; FS[14]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.570     ;
-; 58.030 ; S[1]                                                                                                            ; CmdLEDSet                       ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 11.478     ;
-+--------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
++---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+; Setup: 'C14M'                                                                                                                                                                                                                               ;
++---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
+; Slack   ; From Node                                                                                                       ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
++---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
+; -10.120 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.953     ;
+; -10.120 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.953     ;
+; -9.711  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.544     ;
+; -9.711  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.544     ;
+; -9.711  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.544     ;
+; -9.711  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.544     ;
+; -9.711  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.544     ;
+; -9.711  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 11.544     ;
+; -9.027  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|LEDEN       ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 10.860     ;
+; -7.930  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 9.763      ;
+; -7.925  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 9.758      ;
+; -6.497  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.165      ; 8.330      ;
+; 27.586  ; S[1]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 7.001      ;
+; 27.586  ; S[1]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 7.001      ;
+; 27.729  ; S[2]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.858      ;
+; 27.729  ; S[2]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.858      ;
+; 27.800  ; S[0]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.787      ;
+; 27.800  ; S[0]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.787      ;
+; 28.220  ; S[3]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.367      ;
+; 28.220  ; S[3]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.367      ;
+; 28.226  ; S[1]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.361      ;
+; 28.226  ; S[1]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.361      ;
+; 28.226  ; S[1]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.361      ;
+; 28.369  ; S[2]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.218      ;
+; 28.369  ; S[2]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.218      ;
+; 28.369  ; S[2]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.218      ;
+; 28.440  ; S[0]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.147      ;
+; 28.440  ; S[0]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.147      ;
+; 28.440  ; S[0]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.147      ;
+; 28.860  ; S[3]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.727      ;
+; 28.860  ; S[3]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.727      ;
+; 28.860  ; S[3]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.727      ;
+; 28.910  ; S[1]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.677      ;
+; 28.910  ; S[1]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.677      ;
+; 28.910  ; S[1]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.677      ;
+; 29.053  ; S[2]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.534      ;
+; 29.053  ; S[2]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.534      ;
+; 29.053  ; S[2]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.534      ;
+; 29.124  ; S[0]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.463      ;
+; 29.124  ; S[0]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.463      ;
+; 29.124  ; S[0]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.463      ;
+; 29.544  ; S[3]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.043      ;
+; 29.544  ; S[3]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.043      ;
+; 29.544  ; S[3]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.043      ;
+; 29.726  ; S[1]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.861      ;
+; 30.004  ; S[3]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.583      ;
+; 30.351  ; S[2]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.236      ;
+; 30.681  ; S[0]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.906      ;
+; 31.064  ; nRWE                                                                                                            ; nRWEout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.523      ;
+; 31.134  ; RA[10]                                                                                                          ; RAr[10]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.453      ;
+; 31.373  ; RA[9]                                                                                                           ; RAr[9]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.214      ;
+; 31.459  ; RA[8]                                                                                                           ; RAr[8]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.128      ;
+; 31.701  ; CKE                                                                                                             ; CKEout~reg0                     ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.886      ;
+; 31.732  ; S[3]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.855      ;
+; 31.854  ; RA[11]                                                                                                          ; RAr[11]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.733      ;
+; 31.909  ; S[2]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.678      ;
+; 31.932  ; nCAS                                                                                                            ; nCASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.655      ;
+; 31.945  ; nRAS                                                                                                            ; nRASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.642      ;
+; 32.013  ; S[0]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.574      ;
+; 32.533  ; RA[3]                                                                                                           ; RAr[3]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.054      ;
+; 32.562  ; RA[6]                                                                                                           ; RAr[6]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 2.025      ;
+; 32.597  ; S[1]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.990      ;
+; 32.955  ; RA[0]                                                                                                           ; RAr[0]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.632      ;
+; 32.974  ; RA[4]                                                                                                           ; RAr[4]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.613      ;
+; 32.977  ; RA[7]                                                                                                           ; RAr[7]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.610      ;
+; 32.979  ; RA[5]                                                                                                           ; RAr[5]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.608      ;
+; 32.980  ; RA[1]                                                                                                           ; RAr[1]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.607      ;
+; 32.981  ; RA[2]                                                                                                           ; RAr[2]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 1.606      ;
+; 55.823  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.685     ;
+; 55.823  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.685     ;
+; 56.232  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.276     ;
+; 56.232  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.276     ;
+; 56.232  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.276     ;
+; 56.232  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.276     ;
+; 56.232  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.276     ;
+; 56.232  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.276     ;
+; 56.355  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.153     ;
+; 56.360  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.148     ;
+; 56.403  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.105     ;
+; 56.403  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.105     ;
+; 56.476  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.032     ;
+; 56.481  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 13.027     ;
+; 56.524  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.984     ;
+; 56.524  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.984     ;
+; 56.812  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.696     ;
+; 56.812  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.696     ;
+; 56.812  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.696     ;
+; 56.812  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.696     ;
+; 56.812  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.696     ;
+; 56.812  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.696     ;
+; 56.866  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMD[11]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.642     ;
+; 56.866  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMD[10]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.642     ;
+; 56.866  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMD[9]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.642     ;
+; 56.866  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.642     ;
+; 56.866  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMD[15]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.642     ;
+; 56.866  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMD[12]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.642     ;
+; 56.916  ; RAM2E_UFM:ram2e_ufm|UFMD[13]                                                                                    ; RAM2E_UFM:ram2e_ufm|LEDEN       ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.592     ;
+; 56.933  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.575     ;
+; 56.933  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.575     ;
+; 56.933  ; FS[15]                                                                                                          ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 12.575     ;
++---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
 
 
 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
@@ -300,8 +300,8 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -16.461 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -1.497     ; 2.042      ;
-; -16.437 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -1.497     ; 2.066      ;
+; -16.306 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -2.165     ; 1.529      ;
+; -16.286 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -2.165     ; 1.549      ;
 ; 60.000  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|wire_maxii_ufm_block1_drdout ; ram2e_ufm|DRCLK|regout ; ram2e_ufm|DRCLK|regout ; 0.000        ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
@@ -311,117 +311,117 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -16.317 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.000        ; -1.630     ; 2.053      ;
+; -16.276 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.000        ; -2.195     ; 1.529      ;
 ; 60.000  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_lbr:UFM_altufm_none_lbr_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 0.000        ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
 
-+----------------------------------------------------------------------------------------------------------------------------------------------------+
-; Hold: 'C14M'                                                                                                                                       ;
-+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
-; Slack ; From Node                         ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
-+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
-; 1.433 ; RAM2E_UFM:ram2e_ufm|UFMD[14]      ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.654      ;
-; 1.650 ; RAM2E_UFM:ram2e_ufm|DRDIn         ; RAM2E_UFM:ram2e_ufm|DRDIn        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.871      ;
-; 1.668 ; RWSel                             ; RWSel                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.889      ;
-; 1.683 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.904      ;
-; 1.685 ; RAM2E_UFM:ram2e_ufm|UFMProgStart  ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.906      ;
-; 1.695 ; S[1]                              ; S[1]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.916      ;
-; 1.696 ; CS[2]                             ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.917      ;
-; 1.714 ; RAM2E_UFM:ram2e_ufm|UFMD[13]      ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.935      ;
-; 1.808 ; CS[0]                             ; CS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.029      ;
-; 1.878 ; RAM2E_UFM:ram2e_ufm|UFMD[9]       ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.099      ;
-; 1.912 ; RWBank[4]                         ; RA[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.133      ;
-; 1.932 ; RAM2E_UFM:ram2e_ufm|UFMInitDone   ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.153      ;
-; 1.935 ; RAM2E_UFM:ram2e_ufm|UFMReqErase   ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.156      ;
-; 1.939 ; FS[0]                             ; FS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.160      ;
-; 1.962 ; CS[1]                             ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.183      ;
-; 1.967 ; CS[1]                             ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.188      ;
-; 1.974 ; CmdTout[0]                        ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.195      ;
-; 2.085 ; RAM2E_UFM:ram2e_ufm|UFMD[12]      ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.306      ;
-; 2.107 ; RA[10]                            ; RA[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.328      ;
-; 2.108 ; RWBank[2]                         ; RA[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.329      ;
-; 2.113 ; PHI1r                             ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.334      ;
-; 2.116 ; FS[8]                             ; FS[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.337      ;
-; 2.117 ; RAM2E_UFM:ram2e_ufm|LEDEN         ; RAM2E_UFM:ram2e_ufm|LEDEN        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.338      ;
-; 2.117 ; FS[15]                            ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.338      ;
-; 2.126 ; FS[7]                             ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.347      ;
-; 2.139 ; RWSel                             ; RAM2E_UFM:ram2e_ufm|DRCLKPulse   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.360      ;
-; 2.144 ; FS[5]                             ; FS[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.365      ;
-; 2.153 ; FS[10]                            ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.374      ;
-; 2.159 ; FS[9]                             ; FS[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.380      ;
-; 2.166 ; CmdTout[0]                        ; CmdTout[0]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.387      ;
-; 2.177 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX    ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.398      ;
-; 2.177 ; CmdTout[0]                        ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.398      ;
-; 2.180 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX    ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.401      ;
-; 2.182 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX    ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.403      ;
-; 2.231 ; FS[1]                             ; FS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.452      ;
-; 2.239 ; FS[13]                            ; FS[13]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.460      ;
-; 2.239 ; FS[14]                            ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.460      ;
-; 2.240 ; FS[2]                             ; FS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.461      ;
-; 2.240 ; FS[6]                             ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.461      ;
-; 2.240 ; FS[4]                             ; FS[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.461      ;
-; 2.242 ; FS[11]                            ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.463      ;
-; 2.248 ; Ready                             ; Ready                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.469      ;
-; 2.250 ; FS[12]                            ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.471      ;
-; 2.252 ; FS[3]                             ; FS[3]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.473      ;
-; 2.262 ; S[0]                              ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.483      ;
-; 2.263 ; CmdTout[1]                        ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.484      ;
-; 2.268 ; CmdTout[1]                        ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.489      ;
-; 2.274 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX   ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.495      ;
-; 2.275 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX   ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.496      ;
-; 2.276 ; S[3]                              ; S[3]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.497      ;
-; 2.288 ; RAM2E_UFM:ram2e_ufm|UFMD[13]      ; RAM2E_UFM:ram2e_ufm|RWMask[5]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.509      ;
-; 2.334 ; RAM2E_UFM:ram2e_ufm|UFMD[14]      ; RAM2E_UFM:ram2e_ufm|RWMask[6]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.555      ;
-; 2.344 ; S[0]                              ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.565      ;
-; 2.398 ; CS[0]                             ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.619      ;
-; 2.400 ; CS[0]                             ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.621      ;
-; 2.491 ; RAM2E_UFM:ram2e_ufm|UFMD[8]       ; RAM2E_UFM:ram2e_ufm|UFMD[9]      ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.712      ;
-; 2.516 ; RAM2E_UFM:ram2e_ufm|UFMD[11]      ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.737      ;
-; 2.521 ; CmdTout[2]                        ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.742      ;
-; 2.537 ; RAM2E_UFM:ram2e_ufm|UFMD[12]      ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.758      ;
-; 2.545 ; RAM2E_UFM:ram2e_ufm|UFMProgram    ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.766      ;
-; 2.633 ; RAM2E_UFM:ram2e_ufm|RWMask[6]     ; RWBank[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.854      ;
-; 2.657 ; RAM2E_UFM:ram2e_ufm|UFMD[9]       ; RAM2E_UFM:ram2e_ufm|RWMask[1]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.878      ;
-; 2.661 ; RAM2E_UFM:ram2e_ufm|UFMD[15]      ; RAM2E_UFM:ram2e_ufm|RWMask[7]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.882      ;
-; 2.684 ; PHI1r                             ; S[2]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.905      ;
-; 2.751 ; RWBank[1]                         ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.972      ;
-; 2.766 ; S[3]                              ; DOEEN                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.987      ;
-; 2.767 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[5]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.988      ;
-; 2.768 ; S[3]                              ; VOEEN                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.989      ;
-; 2.834 ; RAM2E_UFM:ram2e_ufm|RWMask[3]     ; RWBank[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.055      ;
-; 2.859 ; S[0]                              ; RA[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.080      ;
-; 2.868 ; S[1]                              ; S[3]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.089      ;
-; 2.873 ; RWBank[0]                         ; DQML~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.094      ;
-; 2.874 ; RWBank[0]                         ; DQMH~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.095      ;
-; 2.918 ; RAM2E_UFM:ram2e_ufm|RWMask[7]     ; RWBank[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.139      ;
-; 2.945 ; RAM2E_UFM:ram2e_ufm|RWMask[5]     ; RWBank[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.166      ;
-; 2.945 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[2]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.166      ;
-; 2.948 ; FS[8]                             ; FS[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.169      ;
-; 2.949 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.170      ;
-; 2.950 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[0]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.171      ;
-; 2.950 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[3]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.171      ;
-; 2.976 ; FS[5]                             ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.197      ;
-; 2.985 ; FS[10]                            ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.206      ;
-; 2.991 ; FS[9]                             ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.212      ;
-; 3.020 ; FS[11]                            ; RA[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.241      ;
-; 3.038 ; RAM2E_UFM:ram2e_ufm|RWMask[1]     ; RWBank[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.259      ;
-; 3.039 ; RAM2E_UFM:ram2e_ufm|CmdBitbangMAX ; RAM2E_UFM:ram2e_ufm|DRCLKPulse   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.260      ;
-; 3.048 ; FS[10]                            ; RA[3]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.269      ;
-; 3.059 ; RAM2E_UFM:ram2e_ufm|RWMask[2]     ; RWBank[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.280      ;
-; 3.059 ; FS[8]                             ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.280      ;
-; 3.087 ; FS[5]                             ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.308      ;
-; 3.096 ; FS[10]                            ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.317      ;
-; 3.101 ; RAM2E_UFM:ram2e_ufm|UFMProgStart  ; RAM2E_UFM:ram2e_ufm|UFMErase     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.322      ;
-; 3.102 ; FS[9]                             ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.323      ;
-; 3.143 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[6]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.364      ;
-; 3.143 ; RAM2E_UFM:ram2e_ufm|UFMD[10]      ; RAM2E_UFM:ram2e_ufm|RWMask[1]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.364      ;
-; 3.167 ; FS[15]                            ; DQML~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.388      ;
-; 3.169 ; FS[15]                            ; DQMH~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.390      ;
-; 3.170 ; FS[8]                             ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.391      ;
-; 3.171 ; FS[1]                             ; FS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.392      ;
-; 3.179 ; FS[14]                            ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.400      ;
-+-------+-----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
++---------------------------------------------------------------------------------------------------------------------------------------------------+
+; Hold: 'C14M'                                                                                                                                      ;
++-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
+; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
++-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
+; 1.415 ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.636      ;
+; 1.644 ; RWSel                            ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.865      ;
+; 1.650 ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.871      ;
+; 1.665 ; RAM2E_UFM:ram2e_ufm|RWMask[6]    ; RWBank[6]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.886      ;
+; 1.684 ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.905      ;
+; 1.701 ; CS[1]                            ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.922      ;
+; 1.715 ; CS[1]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 1.936      ;
+; 1.914 ; RWBank[4]                        ; RA[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.135      ;
+; 1.916 ; RWBank[2]                        ; RA[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.137      ;
+; 1.968 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.189      ;
+; 1.971 ; CmdTout[0]                       ; CmdTout[0]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.192      ;
+; 1.973 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.194      ;
+; 1.973 ; CmdTout[0]                       ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.194      ;
+; 1.979 ; CmdTout[0]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.200      ;
+; 2.026 ; CS[2]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.247      ;
+; 2.107 ; Ready                            ; Ready                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.328      ;
+; 2.107 ; FS[7]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.328      ;
+; 2.125 ; RA[10]                           ; RA[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.346      ;
+; 2.127 ; FS[15]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.348      ;
+; 2.134 ; FS[8]                            ; FS[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.355      ;
+; 2.144 ; FS[5]                            ; FS[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.365      ;
+; 2.151 ; FS[9]                            ; FS[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.372      ;
+; 2.153 ; FS[10]                           ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.374      ;
+; 2.170 ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.391      ;
+; 2.174 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.395      ;
+; 2.175 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.396      ;
+; 2.189 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.410      ;
+; 2.190 ; CmdTout[1]                       ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.411      ;
+; 2.207 ; CmdTout[1]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.428      ;
+; 2.214 ; RAM2E_UFM:ram2e_ufm|RWMask[7]    ; RWBank[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.435      ;
+; 2.222 ; RAM2E_UFM:ram2e_ufm|LEDEN        ; RAM2E_UFM:ram2e_ufm|LEDEN        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.443      ;
+; 2.222 ; RAM2E_UFM:ram2e_ufm|DRDIn        ; RAM2E_UFM:ram2e_ufm|DRDIn        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.443      ;
+; 2.228 ; CS[0]                            ; CS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.449      ;
+; 2.233 ; FS[11]                           ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.454      ;
+; 2.239 ; FS[13]                           ; FS[13]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.460      ;
+; 2.239 ; FS[14]                           ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.460      ;
+; 2.240 ; FS[1]                            ; FS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.461      ;
+; 2.240 ; CS[0]                            ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.461      ;
+; 2.248 ; FS[4]                            ; FS[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.469      ;
+; 2.249 ; FS[2]                            ; FS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.470      ;
+; 2.250 ; FS[12]                           ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.471      ;
+; 2.255 ; CS[0]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.476      ;
+; 2.259 ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.480      ;
+; 2.262 ; FS[6]                            ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.483      ;
+; 2.271 ; CmdTout[2]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.492      ;
+; 2.273 ; FS[3]                            ; FS[3]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.494      ;
+; 2.286 ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.507      ;
+; 2.345 ; S[0]                             ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.566      ;
+; 2.346 ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; RAM2E_UFM:ram2e_ufm|RWMask[3]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.567      ;
+; 2.362 ; S[1]                             ; RDOE                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.583      ;
+; 2.417 ; FS[0]                            ; FS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.638      ;
+; 2.455 ; RWBank[1]                        ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.676      ;
+; 2.486 ; RAM2E_UFM:ram2e_ufm|UFMD[9]      ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.707      ;
+; 2.528 ; RAM2E_UFM:ram2e_ufm|UFMD[8]      ; RAM2E_UFM:ram2e_ufm|UFMD[9]      ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.749      ;
+; 2.544 ; RWSel                            ; RAM2E_UFM:ram2e_ufm|DRCLKPulse   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.765      ;
+; 2.551 ; PHI1r                            ; S[2]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.772      ;
+; 2.552 ; PHI1r                            ; S[1]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.773      ;
+; 2.553 ; PHI1r                            ; S[3]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.774      ;
+; 2.555 ; PHI1r                            ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.776      ;
+; 2.621 ; RAM2E_UFM:ram2e_ufm|UFMErase     ; RAM2E_UFM:ram2e_ufm|UFMErase     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.842      ;
+; 2.633 ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.854      ;
+; 2.722 ; RAM2E_UFM:ram2e_ufm|RWMask[3]    ; RWBank[3]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.943      ;
+; 2.838 ; RWSel                            ; RWSel                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.059      ;
+; 2.839 ; RWSel                            ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.060      ;
+; 2.842 ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; RAM2E_UFM:ram2e_ufm|RWMask[7]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.063      ;
+; 2.843 ; RWSel                            ; CmdTout[0]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.064      ;
+; 2.855 ; RWBank[6]                        ; BA[1]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.076      ;
+; 2.860 ; RWBank[5]                        ; BA[0]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.081      ;
+; 2.921 ; RAM2E_UFM:ram2e_ufm|UFMErase     ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.142      ;
+; 2.938 ; RAM2E_UFM:ram2e_ufm|RWMask[1]    ; RWBank[1]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.159      ;
+; 2.957 ; RAM2E_UFM:ram2e_ufm|RWMask[0]    ; RWBank[0]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.178      ;
+; 2.966 ; FS[8]                            ; FS[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.187      ;
+; 2.976 ; FS[5]                            ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.197      ;
+; 2.983 ; FS[9]                            ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.204      ;
+; 2.985 ; FS[10]                           ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.206      ;
+; 2.994 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|UFMErase     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.215      ;
+; 3.005 ; S[1]                             ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.226      ;
+; 3.014 ; S[1]                             ; S[2]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.235      ;
+; 3.015 ; S[1]                             ; S[1]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.236      ;
+; 3.016 ; S[1]                             ; S[3]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.237      ;
+; 3.077 ; FS[8]                            ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.298      ;
+; 3.087 ; FS[5]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.308      ;
+; 3.094 ; FS[9]                            ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.315      ;
+; 3.096 ; FS[10]                           ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.317      ;
+; 3.096 ; FS[11]                           ; RA[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.317      ;
+; 3.128 ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.349      ;
+; 3.129 ; S[3]                             ; DQMH~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.350      ;
+; 3.132 ; FS[0]                            ; FS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.353      ;
+; 3.134 ; S[3]                             ; DQML~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.355      ;
+; 3.155 ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; RWBank[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.376      ;
+; 3.172 ; RWBank[0]                        ; DQML~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.393      ;
+; 3.173 ; FS[11]                           ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.394      ;
+; 3.174 ; RWBank[0]                        ; DQMH~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.395      ;
+; 3.179 ; FS[14]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.400      ;
+; 3.179 ; FS[13]                           ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.400      ;
+; 3.180 ; FS[1]                            ; FS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.401      ;
+; 3.188 ; FS[4]                            ; FS[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.409      ;
+; 3.188 ; FS[8]                            ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.409      ;
+; 3.202 ; FS[6]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.423      ;
+; 3.205 ; FS[9]                            ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.426      ;
++-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
 
 
 +---------------------------------------------------------------------------------------------+
@@ -429,7 +429,7 @@ No paths to report.
 +------------------------+------------------------+----------+----------+----------+----------+
 ; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
 +------------------------+------------------------+----------+----------+----------+----------+
-; C14M                   ; C14M                   ; 1550     ; 0        ; 52       ; 0        ;
+; C14M                   ; C14M                   ; 1539     ; 0        ; 56       ; 0        ;
 ; ram2e_ufm|DRCLK|regout ; C14M                   ; 13       ; 0        ; 0        ; 0        ;
 ; C14M                   ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
 ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
@@ -444,7 +444,7 @@ Entries labeled "false path" only account for clock-to-clock false paths and not
 +------------------------+------------------------+----------+----------+----------+----------+
 ; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
 +------------------------+------------------------+----------+----------+----------+----------+
-; C14M                   ; C14M                   ; 1550     ; 0        ; 52       ; 0        ;
+; C14M                   ; C14M                   ; 1539     ; 0        ; 56       ; 0        ;
 ; ram2e_ufm|DRCLK|regout ; C14M                   ; 13       ; 0        ; 0        ; 0        ;
 ; C14M                   ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
 ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
@@ -474,9 +474,9 @@ No non-DPA dedicated SERDES Receiver circuitry present in device or used in desi
 ; Illegal Clocks                  ; 0     ; 0    ;
 ; Unconstrained Clocks            ; 1     ; 1    ;
 ; Unconstrained Input Ports       ; 28    ; 28   ;
-; Unconstrained Input Port Paths  ; 170   ; 170  ;
+; Unconstrained Input Port Paths  ; 169   ; 169  ;
 ; Unconstrained Output Ports      ; 47    ; 47   ;
-; Unconstrained Output Port Paths ; 84    ; 84   ;
+; Unconstrained Output Port Paths ; 83    ; 83   ;
 +---------------------------------+-------+------+
 
 
@@ -680,7 +680,7 @@ No non-DPA dedicated SERDES Receiver circuitry present in device or used in desi
 Info: *******************************************************************
 Info: Running Quartus Prime Timing Analyzer
     Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
-    Info: Processing started: Tue Jan 16 14:28:03 2024
+    Info: Processing started: Wed Jan 31 09:41:42 2024
 Info: Command: quartus_sta RAM2E-MAXII -c RAM2E
 Info: qsta_default_script.tcl version: #1
 Info (20032): Parallel compilation is enabled and will use up to 4 processors
@@ -697,18 +697,18 @@ Info: Can't run Report Timing Closure Recommendations. The current device family
 Warning (332009): The launch and latch times for the relationship between source clock: C14M and destination clock: ram2e_ufm|ARCLK|regout are outside of the legal time range. The relationship difference is correct, however the launch time is set to 0.
 Warning (332009): The launch and latch times for the relationship between source clock: C14M and destination clock: ram2e_ufm|DRCLK|regout are outside of the legal time range. The relationship difference is correct, however the launch time is set to 0.
 Critical Warning (332148): Timing requirements not met
-Info (332146): Worst-case setup slack is -23.682
+Info (332146): Worst-case setup slack is -23.723
     Info (332119):     Slack       End Point TNS Clock 
     Info (332119): ========= =================== =====================
-    Info (332119):   -23.682             -23.682 ram2e_ufm|ARCLK|regout 
-    Info (332119):   -23.562             -23.562 ram2e_ufm|DRCLK|regout 
-    Info (332119):    -8.731             -96.469 C14M 
-Info (332146): Worst-case hold slack is -16.461
+    Info (332119):   -23.723             -23.723 ram2e_ufm|ARCLK|regout 
+    Info (332119):   -23.713             -23.713 ram2e_ufm|DRCLK|regout 
+    Info (332119):   -10.120            -109.885 C14M 
+Info (332146): Worst-case hold slack is -16.306
     Info (332119):     Slack       End Point TNS Clock 
     Info (332119): ========= =================== =====================
-    Info (332119):   -16.461             -16.461 ram2e_ufm|DRCLK|regout 
-    Info (332119):   -16.317             -16.317 ram2e_ufm|ARCLK|regout 
-    Info (332119):     1.433               0.000 C14M 
+    Info (332119):   -16.306             -16.306 ram2e_ufm|DRCLK|regout 
+    Info (332119):   -16.276             -16.276 ram2e_ufm|ARCLK|regout 
+    Info (332119):     1.415               0.000 C14M 
 Info (332140): No Recovery paths to report
 Info (332140): No Removal paths to report
 Info (332146): Worst-case minimum pulse width slack is 34.654
@@ -723,9 +723,9 @@ Warning (332009): The launch and latch times for the relationship between source
 Info (332102): Design is not fully constrained for setup requirements
 Info (332102): Design is not fully constrained for hold requirements
 Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
-    Info: Peak virtual memory: 13069 megabytes
-    Info: Processing ended: Tue Jan 16 14:28:05 2024
-    Info: Elapsed time: 00:00:02
+    Info: Peak virtual memory: 13071 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:43 2024
+    Info: Elapsed time: 00:00:01
     Info: Total CPU time (on all processors): 00:00:01
 
 
diff --git a/CPLD/MAXII/output_files/RAM2E.sta.summary b/CPLD/MAXII/output_files/RAM2E.sta.summary
index 1658067..e20e85a 100644
--- a/CPLD/MAXII/output_files/RAM2E.sta.summary
+++ b/CPLD/MAXII/output_files/RAM2E.sta.summary
@@ -3,27 +3,27 @@ Timing Analyzer Summary
 ------------------------------------------------------------
 
 Type  : Setup 'ram2e_ufm|ARCLK|regout'
-Slack : -23.682
-TNS   : -23.682
+Slack : -23.723
+TNS   : -23.723
 
 Type  : Setup 'ram2e_ufm|DRCLK|regout'
-Slack : -23.562
-TNS   : -23.562
+Slack : -23.713
+TNS   : -23.713
 
 Type  : Setup 'C14M'
-Slack : -8.731
-TNS   : -96.469
+Slack : -10.120
+TNS   : -109.885
 
 Type  : Hold 'ram2e_ufm|DRCLK|regout'
-Slack : -16.461
-TNS   : -16.461
+Slack : -16.306
+TNS   : -16.306
 
 Type  : Hold 'ram2e_ufm|ARCLK|regout'
-Slack : -16.317
-TNS   : -16.317
+Slack : -16.276
+TNS   : -16.276
 
 Type  : Hold 'C14M'
-Slack : 1.433
+Slack : 1.415
 TNS   : 0.000
 
 Type  : Minimum Pulse Width 'C14M'
diff --git a/CPLD/MAXV/RAM2E.qsf b/CPLD/MAXV/RAM2E.qsf
index 19727c5..5838302 100644
--- a/CPLD/MAXV/RAM2E.qsf
+++ b/CPLD/MAXV/RAM2E.qsf
@@ -108,8 +108,8 @@ set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to Din
 set_location_assignment PIN_55 -to nDOE
 set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to nDOE
 set_instance_assignment -name CURRENT_STRENGTH_NEW "MINIMUM CURRENT" -to nDOE
-set_instance_assignment -name SLOW_SLEW_RATE ON -to nDOE
-set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to nDOE
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to nDOE
+set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nDOE
 
 set_location_assignment PIN_77 -to Dout[0]
 set_location_assignment PIN_76 -to Dout[1]
@@ -127,8 +127,8 @@ set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to Dout
 set_location_assignment PIN_50 -to nVOE
 set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to nVOE
 set_instance_assignment -name CURRENT_STRENGTH_NEW "MINIMUM CURRENT" -to nVOE
-set_instance_assignment -name SLOW_SLEW_RATE ON -to nVOE
-set_instance_assignment -name WEAK_PULL_UP_RESISTOR ON -to nVOE
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to nVOE
+set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to nVOE
 
 set_location_assignment PIN_70 -to Vout[0]
 set_location_assignment PIN_67 -to Vout[1]
@@ -200,7 +200,18 @@ set_location_assignment PIN_16 -to RAout[10]
 set_location_assignment PIN_7 -to RAout[11]
 set_instance_assignment -name IO_STANDARD "3.3-V LVCMOS" -to RAout
 set_instance_assignment -name CURRENT_STRENGTH_NEW "MINIMUM CURRENT" -to RAout
-set_instance_assignment -name SLOW_SLEW_RATE ON -to RAout
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[0]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[1]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[2]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[3]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[4]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[5]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[6]
+set_instance_assignment -name SLOW_SLEW_RATE OFF -to RAout[7]
+set_instance_assignment -name SLOW_SLEW_RATE ON -to RAout[8]
+set_instance_assignment -name SLOW_SLEW_RATE ON -to RAout[9]
+set_instance_assignment -name SLOW_SLEW_RATE ON -to RAout[10]
+set_instance_assignment -name SLOW_SLEW_RATE ON -to RAout[11]
 set_instance_assignment -name FAST_OUTPUT_REGISTER ON -to RAout
 set_instance_assignment -name WEAK_PULL_UP_RESISTOR OFF -to RAout
 
@@ -237,9 +248,9 @@ set_global_assignment -name POWER_PRESET_COOLING_SOLUTION "NO HEAT SINK WITH STI
 set_location_assignment PIN_88 -to LED
 set_instance_assignment -name CURRENT_STRENGTH_NEW "MAXIMUM CURRENT" -to LED
 set_instance_assignment -name SLOW_SLEW_RATE ON -to LED
+set_global_assignment -name SDC_FILE "../RAM2E-MAX.sdc"
+set_global_assignment -name SDC_FILE ../RAM2E.sdc
 set_global_assignment -name VERILOG_FILE ../RAM2E.v
 set_global_assignment -name VERILOG_FILE "../UFM-MAX.v"
 set_global_assignment -name QIP_FILE UFM.qip
-set_global_assignment -name MIF_FILE ../RAM2E.mif
-set_global_assignment -name SDC_FILE ../RAM2E.sdc
-set_global_assignment -name SDC_FILE "../RAM2E-MAX.sdc"
\ No newline at end of file
+set_global_assignment -name MIF_FILE ../RAM2E.mif
\ No newline at end of file
diff --git a/CPLD/MAXV/RAM2E.qws b/CPLD/MAXV/RAM2E.qws
index e99fdcd84f187d47f6f5f1b9e5273783401459eb..a445aab35bac1e9982026a13ba9e37521d0777d3 100644
GIT binary patch
delta 68
zcmaFO@|tDBTsB4q1_s8wiHog-81sP41cv|r{{ux%fJ8UGPhgZ`It^sz0;RwJDEkkD
IK^!Iq0KNqkRsaA1

delta 68
zcmaFO@|tDBTsDRi3=B+>6Bk<vF-0;kFeEVi|NozXfsqL$y77GiqYUF&ATt6e1qMLb
Le;^FvFfjlC!lo4n

diff --git a/CPLD/MAXV/output_files/RAM2E.asm.rpt b/CPLD/MAXV/output_files/RAM2E.asm.rpt
index d6a44c9..fc19e2f 100644
--- a/CPLD/MAXV/output_files/RAM2E.asm.rpt
+++ b/CPLD/MAXV/output_files/RAM2E.asm.rpt
@@ -1,5 +1,5 @@
 Assembler report for RAM2E
-Tue Jan 16 14:28:02 2024
+Wed Jan 31 09:41:40 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -38,7 +38,7 @@ https://fpgasoftware.intel.com/eula.
 +---------------------------------------------------------------+
 ; Assembler Summary                                             ;
 +-----------------------+---------------------------------------+
-; Assembler Status      ; Successful - Tue Jan 16 14:28:02 2024 ;
+; Assembler Status      ; Successful - Wed Jan 31 09:41:40 2024 ;
 ; Revision Name         ; RAM2E                                 ;
 ; Top-level Entity Name ; RAM2E                                 ;
 ; Family                ; MAX V                                 ;
@@ -67,8 +67,8 @@ https://fpgasoftware.intel.com/eula.
 +----------------+----------------------------------------------------------+
 ; Option         ; Setting                                                  ;
 +----------------+----------------------------------------------------------+
-; JTAG usercode  ; 0x00164C9F                                               ;
-; Checksum       ; 0x00164F97                                               ;
+; JTAG usercode  ; 0x001651A3                                               ;
+; Checksum       ; 0x00165523                                               ;
 +----------------+----------------------------------------------------------+
 
 
@@ -78,14 +78,14 @@ https://fpgasoftware.intel.com/eula.
 Info: *******************************************************************
 Info: Running Quartus Prime Assembler
     Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
-    Info: Processing started: Tue Jan 16 14:28:02 2024
+    Info: Processing started: Wed Jan 31 09:41:39 2024
 Info: Command: quartus_asm --read_settings_files=off --write_settings_files=off RAM2E-MAXV -c RAM2E
 Info (115031): Writing out detailed assembly data for power analysis
 Info (115030): Assembler is generating device programming files
 Info: Quartus Prime Assembler was successful. 0 errors, 0 warnings
-    Info: Peak virtual memory: 13072 megabytes
-    Info: Processing ended: Tue Jan 16 14:28:02 2024
-    Info: Elapsed time: 00:00:00
+    Info: Peak virtual memory: 13073 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:40 2024
+    Info: Elapsed time: 00:00:01
     Info: Total CPU time (on all processors): 00:00:01
 
 
diff --git a/CPLD/MAXV/output_files/RAM2E.done b/CPLD/MAXV/output_files/RAM2E.done
index f11a0b3..490a939 100644
--- a/CPLD/MAXV/output_files/RAM2E.done
+++ b/CPLD/MAXV/output_files/RAM2E.done
@@ -1 +1 @@
-Tue Jan 16 14:28:06 2024
+Wed Jan 31 09:41:44 2024
diff --git a/CPLD/MAXV/output_files/RAM2E.fit.rpt b/CPLD/MAXV/output_files/RAM2E.fit.rpt
index dcd6e46..7a3d6e3 100644
--- a/CPLD/MAXV/output_files/RAM2E.fit.rpt
+++ b/CPLD/MAXV/output_files/RAM2E.fit.rpt
@@ -1,5 +1,5 @@
 Fitter report for RAM2E
-Tue Jan 16 14:28:00 2024
+Wed Jan 31 09:41:38 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -57,7 +57,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------------------------------------------------------------+
 ; Fitter Summary                                                                      ;
 +-----------------------+-------------------------------------------------------------+
-; Fitter Status         ; Successful - Tue Jan 16 14:28:00 2024                       ;
+; Fitter Status         ; Successful - Wed Jan 31 09:41:38 2024                       ;
 ; Quartus Prime Version ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
 ; Revision Name         ; RAM2E                                                       ;
 ; Top-level Entity Name ; RAM2E                                                       ;
@@ -129,13 +129,13 @@ https://fpgasoftware.intel.com/eula.
 ; Number detected on machine ; 4           ;
 ; Maximum allowed            ; 4           ;
 ;                            ;             ;
-; Average used               ; 1.03        ;
+; Average used               ; 1.04        ;
 ; Maximum used               ; 4           ;
 ;                            ;             ;
 ; Usage by Processor         ; % Time Used ;
 ;     Processor 1            ; 100.0%      ;
-;     Processor 2            ;   1.2%      ;
-;     Processors 3-4         ;   0.9%      ;
+;     Processor 2            ;   1.6%      ;
+;     Processors 3-4         ;   1.3%      ;
 +----------------------------+-------------+
 
 
@@ -156,9 +156,9 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.pin
 ;     -- Combinational with a register        ; 107                   ;
 ;                                             ;                       ;
 ; Logic element usage by number of LUT inputs ;                       ;
-;     -- 4 input functions                    ; 115                   ;
-;     -- 3 input functions                    ; 55                    ;
-;     -- 2 input functions                    ; 45                    ;
+;     -- 4 input functions                    ; 116                   ;
+;     -- 3 input functions                    ; 53                    ;
+;     -- 2 input functions                    ; 46                    ;
 ;     -- 1 input functions                    ; 3                     ;
 ;     -- 0 input functions                    ; 1                     ;
 ;                                             ;                       ;
@@ -167,7 +167,7 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.pin
 ;     -- arithmetic mode                      ; 14                    ;
 ;     -- qfbk mode                            ; 14                    ;
 ;     -- register cascade mode                ; 0                     ;
-;     -- synchronous clear/load mode          ; 25                    ;
+;     -- synchronous clear/load mode          ; 24                    ;
 ;     -- asynchronous clear/load mode         ; 0                     ;
 ;                                             ;                       ;
 ; Total registers                             ; 126 / 240 ( 53 % )    ;
@@ -185,10 +185,10 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.pin
 ; Global signals                              ; 2                     ;
 ;     -- Global clocks                        ; 2 / 4 ( 50 % )        ;
 ; JTAGs                                       ; 0 / 1 ( 0 % )         ;
-; Average interconnect usage (total/H/V)      ; 28.7% / 30.1% / 27.2% ;
-; Peak interconnect usage (total/H/V)         ; 28.7% / 30.1% / 27.2% ;
+; Average interconnect usage (total/H/V)      ; 26.9% / 26.8% / 27.1% ;
+; Peak interconnect usage (total/H/V)         ; 26.9% / 26.8% / 27.1% ;
 ; Maximum fan-out                             ; 122                   ;
-; Highest non-global fan-out                  ; 35                    ;
+; Highest non-global fan-out                  ; 34                    ;
 ; Total fan-out                               ; 992                   ;
 ; Average fan-out                             ; 3.21                  ;
 +---------------------------------------------+-----------------------+
@@ -208,18 +208,18 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.pin
 ; Ain[6] ; 39    ; 1        ; 5            ; 0            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Ain[7] ; 53    ; 2        ; 8            ; 1            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; C14M   ; 12    ; 1        ; 1            ; 3            ; 3           ; 122                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[0] ; 38    ; 1        ; 4            ; 0            ; 0           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[1] ; 40    ; 1        ; 5            ; 0            ; 2           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[2] ; 42    ; 1        ; 5            ; 0            ; 0           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; Din[3] ; 41    ; 1        ; 5            ; 0            ; 1           ; 12                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[0] ; 38    ; 1        ; 4            ; 0            ; 0           ; 15                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[1] ; 40    ; 1        ; 5            ; 0            ; 2           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[2] ; 42    ; 1        ; 5            ; 0            ; 0           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; Din[3] ; 41    ; 1        ; 5            ; 0            ; 1           ; 13                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[4] ; 48    ; 1        ; 6            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[5] ; 49    ; 1        ; 7            ; 0            ; 2           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[6] ; 36    ; 1        ; 4            ; 0            ; 2           ; 8                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; Din[7] ; 35    ; 1        ; 3            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; PHI1   ; 37    ; 1        ; 4            ; 0            ; 1           ; 7                     ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; PHI1   ; 37    ; 1        ; 4            ; 0            ; 1           ; 5                     ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; nC07X  ; 52    ; 2        ; 8            ; 1            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; nEN80  ; 28    ; 1        ; 2            ; 0            ; 1           ; 11                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
-; nWE    ; 51    ; 1        ; 7            ; 0            ; 0           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; nEN80  ; 28    ; 1        ; 2            ; 0            ; 1           ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
+; nWE    ; 51    ; 1        ; 7            ; 0            ; 0           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 ; nWE80  ; 33    ; 1        ; 3            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVCMOS ; User                 ; no             ;
 +--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+----------------+
 
@@ -243,32 +243,32 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.pin
 ; Dout[6]   ; 84    ; 2        ; 6            ; 5            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; Dout[7]   ; 85    ; 2        ; 5            ; 5            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; LED       ; 88    ; 2        ; 5            ; 5            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[0]  ; 18    ; 1        ; 1            ; 1            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[0]  ; 18    ; 1        ; 1            ; 1            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[10] ; 16    ; 1        ; 1            ; 2            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[11] ; 7     ; 1        ; 1            ; 3            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[1]  ; 20    ; 1        ; 1            ; 1            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[2]  ; 30    ; 1        ; 3            ; 0            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[3]  ; 27    ; 1        ; 2            ; 0            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[4]  ; 26    ; 1        ; 2            ; 0            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[5]  ; 29    ; 1        ; 2            ; 0            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[6]  ; 21    ; 1        ; 1            ; 1            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[7]  ; 19    ; 1        ; 1            ; 1            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[1]  ; 20    ; 1        ; 1            ; 1            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[2]  ; 30    ; 1        ; 3            ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[3]  ; 27    ; 1        ; 2            ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[4]  ; 26    ; 1        ; 2            ; 0            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[5]  ; 29    ; 1        ; 2            ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[6]  ; 21    ; 1        ; 1            ; 1            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[7]  ; 19    ; 1        ; 1            ; 1            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; RAout[8]  ; 17    ; 1        ; 1            ; 2            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; RAout[9]  ; 15    ; 1        ; 1            ; 2            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; RAout[9]  ; 15    ; 1        ; 1            ; 2            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[0]   ; 70    ; 2        ; 8            ; 4            ; 4           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[1]   ; 67    ; 2        ; 8            ; 3            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[1]   ; 67    ; 2        ; 8            ; 3            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[2]   ; 69    ; 2        ; 8            ; 3            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[3]   ; 62    ; 2        ; 8            ; 2            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[4]   ; 71    ; 2        ; 8            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[3]   ; 62    ; 2        ; 8            ; 2            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[4]   ; 71    ; 2        ; 8            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; Vout[5]   ; 68    ; 2        ; 8            ; 3            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[6]   ; 58    ; 2        ; 8            ; 2            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; Vout[7]   ; 57    ; 2        ; 8            ; 2            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[6]   ; 58    ; 2        ; 8            ; 2            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
+; Vout[7]   ; 57    ; 2        ; 8            ; 2            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; nCASout   ; 3     ; 1        ; 1            ; 4            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; nCSout    ; 8     ; 1        ; 1            ; 3            ; 2           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
-; nDOE      ; 55    ; 2        ; 8            ; 1            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+; nDOE      ; 55    ; 2        ; 8            ; 1            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 ; nRASout   ; 5     ; 1        ; 1            ; 4            ; 3           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
 ; nRWEout   ; 2     ; 1        ; 1            ; 4            ; 0           ; no              ; yes            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
-; nVOE      ; 50    ; 1        ; 7            ; 0            ; 1           ; no              ; yes            ; no              ; no         ; no            ; no       ; On           ; 3.3-V LVCMOS ; 4mA              ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
+; nVOE      ; 50    ; 1        ; 7            ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 4mA              ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
 +-----------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
 
 
@@ -352,12 +352,12 @@ The pin-out file can be found in Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.pin
 ; 47       ; 37         ; 1        ; Ain[3]         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
 ; 48       ; 38         ; 1        ; Din[4]         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
 ; 49       ; 39         ; 1        ; Din[5]         ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
-; 50       ; 40         ; 1        ; nVOE           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; On           ;
+; 50       ; 40         ; 1        ; nVOE           ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
 ; 51       ; 41         ; 1        ; nWE            ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
 ; 52       ; 42         ; 2        ; nC07X          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
 ; 53       ; 43         ; 2        ; Ain[7]         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
 ; 54       ; 44         ; 2        ; Ain[1]         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
-; 55       ; 45         ; 2        ; nDOE           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; On           ;
+; 55       ; 45         ; 2        ; nDOE           ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
 ; 56       ; 46         ; 2        ; Ain[0]         ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
 ; 57       ; 47         ; 2        ; Vout[7]        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
 ; 58       ; 48         ; 2        ; Vout[6]        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
@@ -431,8 +431,8 @@ Note: User assignments will override these defaults. The user specified values a
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
 ; Compilation Hierarchy Node                                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                       ; Entity Name         ; Library Name ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
-; |RAM2E                                                       ; 238 (183)   ; 126          ; 1          ; 70   ; 0            ; 112 (89)     ; 19 (16)           ; 107 (78)         ; 15 (15)         ; 14 (9)     ; |RAM2E                                                                                    ; RAM2E               ; work         ;
-;    |RAM2E_UFM:ram2e_ufm|                                     ; 55 (55)     ; 32           ; 1          ; 0    ; 0            ; 23 (23)      ; 3 (3)             ; 29 (29)          ; 0 (0)           ; 5 (5)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
+; |RAM2E                                                       ; 238 (182)   ; 126          ; 1          ; 70   ; 0            ; 112 (88)     ; 19 (16)           ; 107 (78)         ; 15 (15)         ; 14 (9)     ; |RAM2E                                                                                    ; RAM2E               ; work         ;
+;    |RAM2E_UFM:ram2e_ufm|                                     ; 56 (56)     ; 32           ; 1          ; 0    ; 0            ; 24 (24)      ; 3 (3)             ; 29 (29)          ; 0 (0)           ; 5 (5)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
 ;       |UFM:UFM_inst|                                         ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst                                                   ; UFM                 ; work         ;
 ;          |UFM_altufm_none_p8r:UFM_altufm_none_p8r_component| ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component ; UFM_altufm_none_p8r ; work         ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
@@ -495,7 +495,6 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; RD[7]     ; Bidir    ; (0)           ;
 ; nEN80     ; Input    ; (0)           ;
 ; nWE       ; Input    ; (0)           ;
-; PHI1      ; Input    ; (1)           ;
 ; Ain[0]    ; Input    ; (0)           ;
 ; Ain[1]    ; Input    ; (0)           ;
 ; Ain[2]    ; Input    ; (0)           ;
@@ -507,6 +506,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; C14M      ; Input    ; (0)           ;
 ; Din[0]    ; Input    ; (0)           ;
 ; Din[6]    ; Input    ; (0)           ;
+; PHI1      ; Input    ; (1)           ;
 ; Din[1]    ; Input    ; (0)           ;
 ; Din[5]    ; Input    ; (0)           ;
 ; Din[7]    ; Input    ; (0)           ;
@@ -522,22 +522,22 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +--------------------------------+-------------+---------+---------------+--------+----------------------+------------------+
 ; Name                           ; Location    ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ;
 +--------------------------------+-------------+---------+---------------+--------+----------------------+------------------+
-; BA[0]~0                        ; LC_X2_Y2_N0 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
-; BA[0]~1                        ; LC_X3_Y3_N0 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
+; BA[0]~0                        ; LC_X2_Y3_N5 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
+; BA[0]~1                        ; LC_X5_Y2_N3 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
 ; C14M                           ; PIN_12      ; 122     ; Clock         ; yes    ; Global Clock         ; GCLK0            ;
-; CS[0]~2                        ; LC_X5_Y1_N7 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
+; CS[0]~2                        ; LC_X3_Y1_N8 ; 3       ; Clock enable  ; no     ; --                   ; --               ;
 ; DQML~0                         ; LC_X2_Y4_N5 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
-; Equal1~1                       ; LC_X3_Y3_N2 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; Equal1~2                       ; LC_X7_Y4_N0 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; Mux14~0                        ; LC_X4_Y2_N7 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
-; PHI1                           ; PIN_37      ; 7       ; Clock         ; yes    ; Global Clock         ; GCLK3            ;
-; RAM2E_UFM:ram2e_ufm|RWMask~1   ; LC_X2_Y1_N9 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; RAM2E_UFM:ram2e_ufm|UFMD[15]~1 ; LC_X4_Y1_N5 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
-; RAM2E_UFM:ram2e_ufm|always2~8  ; LC_X5_Y3_N1 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
-; RA[1]~2                        ; LC_X3_Y3_N5 ; 6       ; Clock enable  ; no     ; --                   ; --               ;
-; RDOE                           ; LC_X3_Y3_N1 ; 8       ; Output enable ; no     ; --                   ; --               ;
-; S[0]                           ; LC_X7_Y2_N5 ; 32      ; Sync. clear   ; no     ; --                   ; --               ;
-; S[3]                           ; LC_X7_Y2_N3 ; 35      ; Sync. clear   ; no     ; --                   ; --               ;
+; Equal1~1                       ; LC_X2_Y2_N1 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; Equal1~2                       ; LC_X7_Y4_N7 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; Mux14~0                        ; LC_X2_Y3_N8 ; 2       ; Clock enable  ; no     ; --                   ; --               ;
+; PHI1                           ; PIN_37      ; 5       ; Clock         ; yes    ; Global Clock         ; GCLK3            ;
+; RAM2E_UFM:ram2e_ufm|RWMask~1   ; LC_X7_Y1_N7 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; RAM2E_UFM:ram2e_ufm|UFMD[15]~1 ; LC_X3_Y1_N3 ; 8       ; Clock enable  ; no     ; --                   ; --               ;
+; RAM2E_UFM:ram2e_ufm|always2~8  ; LC_X4_Y2_N1 ; 16      ; Clock enable  ; no     ; --                   ; --               ;
+; RA[1]~2                        ; LC_X2_Y3_N9 ; 6       ; Clock enable  ; no     ; --                   ; --               ;
+; RDOE                           ; LC_X3_Y3_N4 ; 8       ; Output enable ; no     ; --                   ; --               ;
+; S[0]                           ; LC_X3_Y3_N3 ; 32      ; Sync. clear   ; no     ; --                   ; --               ;
+; S[3]                           ; LC_X3_Y3_N6 ; 34      ; Sync. clear   ; no     ; --                   ; --               ;
 +--------------------------------+-------------+---------+---------------+--------+----------------------+------------------+
 
 
@@ -547,7 +547,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
 +------+----------+---------+----------------------+------------------+
 ; C14M ; PIN_12   ; 122     ; Global Clock         ; GCLK0            ;
-; PHI1 ; PIN_37   ; 7       ; Global Clock         ; GCLK3            ;
+; PHI1 ; PIN_37   ; 5       ; Global Clock         ; GCLK3            ;
 +------+----------+---------+----------------------+------------------+
 
 
@@ -556,13 +556,13 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +-----------------------+--------------------+
 ; Routing Resource Type ; Usage              ;
 +-----------------------+--------------------+
-; C4s                   ; 168 / 784 ( 21 % ) ;
-; Direct links          ; 51 / 888 ( 6 % )   ;
+; C4s                   ; 163 / 784 ( 21 % ) ;
+; Direct links          ; 57 / 888 ( 6 % )   ;
 ; Global clocks         ; 2 / 4 ( 50 % )     ;
 ; LAB clocks            ; 7 / 32 ( 22 % )    ;
-; LUT chains            ; 6 / 216 ( 3 % )    ;
-; Local interconnects   ; 347 / 888 ( 39 % ) ;
-; R4s                   ; 164 / 704 ( 23 % ) ;
+; LUT chains            ; 5 / 216 ( 2 % )    ;
+; Local interconnects   ; 340 / 888 ( 38 % ) ;
+; R4s                   ; 150 / 704 ( 21 % ) ;
 +-----------------------+--------------------+
 
 
@@ -578,21 +578,21 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; 5                                          ; 0                            ;
 ; 6                                          ; 0                            ;
 ; 7                                          ; 0                            ;
-; 8                                          ; 0                            ;
-; 9                                          ; 2                            ;
-; 10                                         ; 22                           ;
+; 8                                          ; 1                            ;
+; 9                                          ; 0                            ;
+; 10                                         ; 23                           ;
 +--------------------------------------------+------------------------------+
 
 
 +-------------------------------------------------------------------+
 ; LAB-wide Signals                                                  ;
 +------------------------------------+------------------------------+
-; LAB-wide Signals  (Average = 1.25) ; Number of LABs  (Total = 24) ;
+; LAB-wide Signals  (Average = 1.42) ; Number of LABs  (Total = 24) ;
 +------------------------------------+------------------------------+
 ; 1 Clock                            ; 21                           ;
-; 1 Clock enable                     ; 5                            ;
-; 1 Sync. clear                      ; 1                            ;
-; 2 Clock enables                    ; 2                            ;
+; 1 Clock enable                     ; 9                            ;
+; 1 Sync. clear                      ; 2                            ;
+; 2 Clock enables                    ; 1                            ;
 ; 2 Clocks                           ; 1                            ;
 +------------------------------------+------------------------------+
 
@@ -600,7 +600,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +-----------------------------------------------------------------------------+
 ; LAB Signals Sourced                                                         ;
 +----------------------------------------------+------------------------------+
-; Number of Signals Sourced  (Average = 10.17) ; Number of LABs  (Total = 24) ;
+; Number of Signals Sourced  (Average = 10.13) ; Number of LABs  (Total = 24) ;
 +----------------------------------------------+------------------------------+
 ; 0                                            ; 0                            ;
 ; 1                                            ; 0                            ;
@@ -610,10 +610,10 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; 5                                            ; 0                            ;
 ; 6                                            ; 0                            ;
 ; 7                                            ; 0                            ;
-; 8                                            ; 0                            ;
-; 9                                            ; 2                            ;
-; 10                                           ; 20                           ;
-; 11                                           ; 1                            ;
+; 8                                            ; 1                            ;
+; 9                                            ; 0                            ;
+; 10                                           ; 22                           ;
+; 11                                           ; 0                            ;
 ; 12                                           ; 0                            ;
 ; 13                                           ; 0                            ;
 ; 14                                           ; 0                            ;
@@ -624,18 +624,18 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +--------------------------------------------------------------------------------+
 ; LAB Signals Sourced Out                                                        ;
 +-------------------------------------------------+------------------------------+
-; Number of Signals Sourced Out  (Average = 7.38) ; Number of LABs  (Total = 24) ;
+; Number of Signals Sourced Out  (Average = 7.21) ; Number of LABs  (Total = 24) ;
 +-------------------------------------------------+------------------------------+
 ; 0                                               ; 0                            ;
-; 1                                               ; 0                            ;
+; 1                                               ; 1                            ;
 ; 2                                               ; 0                            ;
 ; 3                                               ; 2                            ;
-; 4                                               ; 2                            ;
-; 5                                               ; 2                            ;
-; 6                                               ; 1                            ;
-; 7                                               ; 4                            ;
+; 4                                               ; 0                            ;
+; 5                                               ; 1                            ;
+; 6                                               ; 3                            ;
+; 7                                               ; 6                            ;
 ; 8                                               ; 4                            ;
-; 9                                               ; 5                            ;
+; 9                                               ; 3                            ;
 ; 10                                              ; 3                            ;
 ; 11                                              ; 0                            ;
 ; 12                                              ; 1                            ;
@@ -645,7 +645,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 +-----------------------------------------------------------------------------+
 ; LAB Distinct Inputs                                                         ;
 +----------------------------------------------+------------------------------+
-; Number of Distinct Inputs  (Average = 12.21) ; Number of LABs  (Total = 24) ;
+; Number of Distinct Inputs  (Average = 12.54) ; Number of LABs  (Total = 24) ;
 +----------------------------------------------+------------------------------+
 ; 0                                            ; 0                            ;
 ; 1                                            ; 0                            ;
@@ -653,24 +653,24 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 ; 3                                            ; 0                            ;
 ; 4                                            ; 2                            ;
 ; 5                                            ; 0                            ;
-; 6                                            ; 1                            ;
-; 7                                            ; 0                            ;
-; 8                                            ; 3                            ;
-; 9                                            ; 1                            ;
-; 10                                           ; 0                            ;
+; 6                                            ; 0                            ;
+; 7                                            ; 2                            ;
+; 8                                            ; 1                            ;
+; 9                                            ; 2                            ;
+; 10                                           ; 1                            ;
 ; 11                                           ; 3                            ;
-; 12                                           ; 1                            ;
-; 13                                           ; 5                            ;
-; 14                                           ; 4                            ;
+; 12                                           ; 2                            ;
+; 13                                           ; 1                            ;
+; 14                                           ; 2                            ;
 ; 15                                           ; 1                            ;
-; 16                                           ; 0                            ;
-; 17                                           ; 0                            ;
+; 16                                           ; 2                            ;
+; 17                                           ; 1                            ;
 ; 18                                           ; 1                            ;
-; 19                                           ; 0                            ;
-; 20                                           ; 0                            ;
+; 19                                           ; 1                            ;
+; 20                                           ; 1                            ;
 ; 21                                           ; 0                            ;
 ; 22                                           ; 0                            ;
-; 23                                           ; 1                            ;
+; 23                                           ; 0                            ;
 ; 24                                           ; 1                            ;
 +----------------------------------------------+------------------------------+
 
@@ -706,8 +706,8 @@ Info (176444): Device migration not selected. If you intend to use device migrat
     Info (176445): Device 5M240ZT100I5 is compatible
     Info (176445): Device 5M570ZT100C5 is compatible
     Info (176445): Device 5M570ZT100I5 is compatible
-Info (332104): Reading SDC File: '../RAM2E.sdc'
 Info (332104): Reading SDC File: '../RAM2E-MAX.sdc'
+Info (332104): Reading SDC File: '../RAM2E.sdc'
 Warning (332060): Node: PHI1 was determined to be a clock but was found without an associated clock assignment.
     Info (13166): Register RefReq is being clocked by PHI1
 Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
@@ -720,23 +720,21 @@ Info (332111): Found 3 clocks
 Info (186079): Completed User Assigned Global Signals Promotion Operation
 Info (186215): Automatically promoted signal "C14M" to use Global clock in PIN 12 File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 8
 Info (186216): Automatically promoted some destinations of signal "PHI1" to use Global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 8
-    Info (186217): Destination "nVOE~0" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 59
     Info (186217): Destination "PHI1r" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 20
-    Info (186217): Destination "S~2" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 19
-    Info (186217): Destination "S[2]~9" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 21
+    Info (186217): Destination "S~0" may be non-global or may not use global clock File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 19
 Info (186228): Pin "PHI1" drives global clock, but is not placed in a dedicated clock pin position File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 8
 Info (186079): Completed Auto Global Promotion Operation
 Info (176234): Starting register packing
 Info (186468): Started processing fast register assignments
 Warning (186473): Ignored the FAST_OUTPUT_REGISTER assignment made to the following nodes
-    Warning (186484): Ignored assignment to node "RAout[0]" because node "RAr[0]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[1]" because node "RAr[1]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[2]" because node "RAr[2]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[3]" because node "RAr[3]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[4]" because node "RAr[4]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[5]" because node "RAr[5]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[6]" because node "RAr[6]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
-    Warning (186484): Ignored assignment to node "RAout[7]" because node "RAr[7]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 87
+    Warning (186484): Ignored assignment to node "RAout[0]" because node "RAr[0]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[1]" because node "RAr[1]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[2]" because node "RAr[2]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[3]" because node "RAr[3]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[4]" because node "RAr[4]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[5]" because node "RAr[5]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[6]" because node "RAr[6]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
+    Warning (186484): Ignored assignment to node "RAout[7]" because node "RAr[7]", which is feeding it, is not a register File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 86
 Info (186469): Finished processing fast register assignments
 Info (176235): Finished register packing
 Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
@@ -747,17 +745,18 @@ Info (170191): Fitter placement operations beginning
 Info (170137): Fitter placement was successful
 Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
 Info (170193): Fitter routing operations beginning
+Info (170089): 2e+01 ns of routing delay (approximately 1.1% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
 Info (170195): Router estimated average interconnect usage is 25% of the available device resources
     Info (170196): Router estimated peak interconnect usage is 25% of the available device resources in the region that extends from location X0_Y0 to location X8_Y5
 Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
 Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
-Info (11888): Total time spent on timing analysis during the Fitter is 0.35 seconds.
+Info (11888): Total time spent on timing analysis during the Fitter is 0.48 seconds.
 Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
 Info (144001): Generated suppressed messages file Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.fit.smsg
 Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
-    Info: Peak virtual memory: 13751 megabytes
-    Info: Processing ended: Tue Jan 16 14:28:00 2024
-    Info: Elapsed time: 00:00:03
+    Info: Peak virtual memory: 13750 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:38 2024
+    Info: Elapsed time: 00:00:05
     Info: Total CPU time (on all processors): 00:00:04
 
 
diff --git a/CPLD/MAXV/output_files/RAM2E.fit.summary b/CPLD/MAXV/output_files/RAM2E.fit.summary
index 30cf72b..37d3872 100644
--- a/CPLD/MAXV/output_files/RAM2E.fit.summary
+++ b/CPLD/MAXV/output_files/RAM2E.fit.summary
@@ -1,4 +1,4 @@
-Fitter Status : Successful - Tue Jan 16 14:28:00 2024
+Fitter Status : Successful - Wed Jan 31 09:41:38 2024
 Quartus Prime Version : 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 Revision Name : RAM2E
 Top-level Entity Name : RAM2E
diff --git a/CPLD/MAXV/output_files/RAM2E.flow.rpt b/CPLD/MAXV/output_files/RAM2E.flow.rpt
index ddd9b56..7393793 100644
--- a/CPLD/MAXV/output_files/RAM2E.flow.rpt
+++ b/CPLD/MAXV/output_files/RAM2E.flow.rpt
@@ -1,5 +1,5 @@
 Flow report for RAM2E
-Tue Jan 16 14:28:05 2024
+Wed Jan 31 09:41:43 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -41,7 +41,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------------------------------------------------------------+
 ; Flow Summary                                                                        ;
 +-----------------------+-------------------------------------------------------------+
-; Flow Status           ; Successful - Tue Jan 16 14:28:02 2024                       ;
+; Flow Status           ; Successful - Wed Jan 31 09:41:40 2024                       ;
 ; Quartus Prime Version ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
 ; Revision Name         ; RAM2E                                                       ;
 ; Top-level Entity Name ; RAM2E                                                       ;
@@ -60,7 +60,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------+---------------------+
 ; Option            ; Setting             ;
 +-------------------+---------------------+
-; Start date & time ; 01/16/2024 14:27:31 ;
+; Start date & time ; 01/31/2024 09:40:55 ;
 ; Main task         ; Compilation         ;
 ; Revision Name     ; RAM2E               ;
 +-------------------+---------------------+
@@ -71,7 +71,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------+------------------------------+---------------+-------------+------------+
 ; Assignment Name               ; Value                        ; Default Value ; Entity Name ; Section Id ;
 +-------------------------------+------------------------------+---------------+-------------+------------+
-; COMPILER_SIGNATURE_ID         ; 121381084694.170543325107988 ; --            ; --          ; --         ;
+; COMPILER_SIGNATURE_ID         ; 121381084694.170671205502908 ; --            ; --          ; --         ;
 ; MAX_CORE_JUNCTION_TEMP        ; 85                           ; --            ; --          ; --         ;
 ; MIN_CORE_JUNCTION_TEMP        ; 0                            ; --            ; --          ; --         ;
 ; NUM_PARALLEL_PROCESSORS       ; 4                            ; --            ; --          ; --         ;
@@ -85,11 +85,11 @@ https://fpgasoftware.intel.com/eula.
 +----------------------+--------------+-------------------------+---------------------+------------------------------------+
 ; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
 +----------------------+--------------+-------------------------+---------------------+------------------------------------+
-; Analysis & Synthesis ; 00:00:25     ; 1.0                     ; 13116 MB            ; 00:00:42                           ;
-; Fitter               ; 00:00:03     ; 1.0                     ; 13751 MB            ; 00:00:04                           ;
-; Assembler            ; 00:00:00     ; 1.0                     ; 13071 MB            ; 00:00:01                           ;
-; Timing Analyzer      ; 00:00:01     ; 1.0                     ; 13072 MB            ; 00:00:01                           ;
-; Total                ; 00:00:29     ; --                      ; --                  ; 00:00:48                           ;
+; Analysis & Synthesis ; 00:00:37     ; 1.0                     ; 13129 MB            ; 00:00:51                           ;
+; Fitter               ; 00:00:05     ; 1.0                     ; 13750 MB            ; 00:00:04                           ;
+; Assembler            ; 00:00:01     ; 1.0                     ; 13072 MB            ; 00:00:01                           ;
+; Timing Analyzer      ; 00:00:01     ; 1.0                     ; 13073 MB            ; 00:00:02                           ;
+; Total                ; 00:00:44     ; --                      ; --                  ; 00:00:58                           ;
 +----------------------+--------------+-------------------------+---------------------+------------------------------------+
 
 
diff --git a/CPLD/MAXV/output_files/RAM2E.map.rpt b/CPLD/MAXV/output_files/RAM2E.map.rpt
index e074ddb..4b9606a 100644
--- a/CPLD/MAXV/output_files/RAM2E.map.rpt
+++ b/CPLD/MAXV/output_files/RAM2E.map.rpt
@@ -1,5 +1,5 @@
 Analysis & Synthesis report for RAM2E
-Tue Jan 16 14:27:56 2024
+Wed Jan 31 09:41:31 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -46,7 +46,7 @@ https://fpgasoftware.intel.com/eula.
 +-------------------------------------------------------------------------------------------+
 ; Analysis & Synthesis Summary                                                              ;
 +-----------------------------+-------------------------------------------------------------+
-; Analysis & Synthesis Status ; Successful - Tue Jan 16 14:27:56 2024                       ;
+; Analysis & Synthesis Status ; Successful - Wed Jan 31 09:41:31 2024                       ;
 ; Quartus Prime Version       ; 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition ;
 ; Revision Name               ; RAM2E                                                       ;
 ; Top-level Entity Name       ; RAM2E                                                       ;
@@ -169,9 +169,9 @@ https://fpgasoftware.intel.com/eula.
 ;     -- Combinational with a register        ; 93    ;
 ;                                             ;       ;
 ; Logic element usage by number of LUT inputs ;       ;
-;     -- 4 input functions                    ; 115   ;
-;     -- 3 input functions                    ; 55    ;
-;     -- 2 input functions                    ; 45    ;
+;     -- 4 input functions                    ; 116   ;
+;     -- 3 input functions                    ; 53    ;
+;     -- 2 input functions                    ; 46    ;
 ;     -- 1 input functions                    ; 3     ;
 ;     -- 0 input functions                    ; 1     ;
 ;                                             ;       ;
@@ -199,8 +199,8 @@ https://fpgasoftware.intel.com/eula.
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
 ; Compilation Hierarchy Node                                   ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                       ; Entity Name         ; Library Name ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
-; |RAM2E                                                       ; 252 (192)   ; 126          ; 1          ; 70   ; 0            ; 126 (98)     ; 33 (25)           ; 93 (69)          ; 15 (15)         ; 0 (0)      ; |RAM2E                                                                                    ; RAM2E               ; work         ;
-;    |RAM2E_UFM:ram2e_ufm|                                     ; 60 (60)     ; 32           ; 1          ; 0    ; 0            ; 28 (28)      ; 8 (8)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
+; |RAM2E                                                       ; 252 (191)   ; 126          ; 1          ; 70   ; 0            ; 126 (97)     ; 33 (25)           ; 93 (69)          ; 15 (15)         ; 0 (0)      ; |RAM2E                                                                                    ; RAM2E               ; work         ;
+;    |RAM2E_UFM:ram2e_ufm|                                     ; 61 (61)     ; 32           ; 1          ; 0    ; 0            ; 29 (29)      ; 8 (8)             ; 24 (24)          ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm                                                                ; RAM2E_UFM           ; work         ;
 ;       |UFM:UFM_inst|                                         ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst                                                   ; UFM                 ; work         ;
 ;          |UFM_altufm_none_p8r:UFM_altufm_none_p8r_component| ; 0 (0)       ; 0            ; 1          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |RAM2E|RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component ; UFM_altufm_none_p8r ; work         ;
 +--------------------------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------+---------------------+--------------+
@@ -282,7 +282,7 @@ Note: For table entries with two numbers listed, the numbers in parentheses indi
 Info: *******************************************************************
 Info: Running Quartus Prime Analysis & Synthesis
     Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
-    Info: Processing started: Tue Jan 16 14:27:31 2024
+    Info: Processing started: Wed Jan 31 09:40:54 2024
 Info: Command: quartus_map --read_settings_files=on --write_settings_files=off RAM2E-MAXV -c RAM2E
 Info (20032): Parallel compilation is enabled and will use up to 4 processors
 Info (12021): Found 1 design units, including 1 entities, in source file /repos/ram2e/cpld/ram2e.v
@@ -293,11 +293,11 @@ Info (12021): Found 2 design units, including 2 entities, in source file ufm.v
     Info (12023): Found entity 1: UFM_altufm_none_p8r File: Y:/Repos/RAM2E/CPLD/MAXV/UFM.v Line: 47
     Info (12023): Found entity 2: UFM File: Y:/Repos/RAM2E/CPLD/MAXV/UFM.v Line: 166
 Info (12127): Elaborating entity "RAM2E" for the top level hierarchy
-Info (12128): Elaborating entity "RAM2E_UFM" for hierarchy "RAM2E_UFM:ram2e_ufm" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 138
+Info (12128): Elaborating entity "RAM2E_UFM" for hierarchy "RAM2E_UFM:ram2e_ufm" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 137
 Info (12128): Elaborating entity "UFM" for hierarchy "RAM2E_UFM:ram2e_ufm|UFM:UFM_inst" File: Y:/Repos/RAM2E/CPLD/UFM-MAX.v Line: 78
 Info (12128): Elaborating entity "UFM_altufm_none_p8r" for hierarchy "RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component" File: Y:/Repos/RAM2E/CPLD/MAXV/UFM.v Line: 217
 Warning (13024): Output pins are stuck at VCC or GND
-    Warning (13410): Pin "nCSout" is stuck at GND File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 77
+    Warning (13410): Pin "nCSout" is stuck at GND File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 76
 Warning (14632): Output pin "Dout[0]" driven by bidirectional pin "RD[0]" cannot be tri-stated File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 50
 Warning (14632): Output pin "Dout[1]" driven by bidirectional pin "RD[1]" cannot be tri-stated File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 50
 Warning (14632): Output pin "Dout[2]" driven by bidirectional pin "RD[2]" cannot be tri-stated File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 50
@@ -316,10 +316,10 @@ Info (21057): Implemented 323 device resources after synthesis - the final resou
     Info (21070): Implemented 1 User Flash Memory blocks
 Info (144001): Generated suppressed messages file Y:/Repos/RAM2E/CPLD/MAXV/output_files/RAM2E.map.smsg
 Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 12 warnings
-    Info: Peak virtual memory: 13116 megabytes
-    Info: Processing ended: Tue Jan 16 14:27:56 2024
-    Info: Elapsed time: 00:00:25
-    Info: Total CPU time (on all processors): 00:00:42
+    Info: Peak virtual memory: 13129 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:31 2024
+    Info: Elapsed time: 00:00:37
+    Info: Total CPU time (on all processors): 00:00:51
 
 
 +------------------------------------------+
diff --git a/CPLD/MAXV/output_files/RAM2E.map.smsg b/CPLD/MAXV/output_files/RAM2E.map.smsg
index 37d8d09..6bbfb1f 100644
--- a/CPLD/MAXV/output_files/RAM2E.map.smsg
+++ b/CPLD/MAXV/output_files/RAM2E.map.smsg
@@ -1,3 +1,3 @@
-Warning (10273): Verilog HDL warning at RAM2E.v(74): extended using "x" or "z" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 74
+Warning (10273): Verilog HDL warning at RAM2E.v(73): extended using "x" or "z" File: Y:/Repos/RAM2E/CPLD/RAM2E.v Line: 73
 Warning (10463): Verilog HDL Declaration warning at UFM.v(73): "program" is SystemVerilog-2005 keyword File: Y:/Repos/RAM2E/CPLD/MAXV/UFM.v Line: 73
 Warning (10463): Verilog HDL Declaration warning at UFM.v(189): "program" is SystemVerilog-2005 keyword File: Y:/Repos/RAM2E/CPLD/MAXV/UFM.v Line: 189
diff --git a/CPLD/MAXV/output_files/RAM2E.map.summary b/CPLD/MAXV/output_files/RAM2E.map.summary
index 9d43a0f..4204589 100644
--- a/CPLD/MAXV/output_files/RAM2E.map.summary
+++ b/CPLD/MAXV/output_files/RAM2E.map.summary
@@ -1,4 +1,4 @@
-Analysis & Synthesis Status : Successful - Tue Jan 16 14:27:56 2024
+Analysis & Synthesis Status : Successful - Wed Jan 31 09:41:31 2024
 Quartus Prime Version : 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 Revision Name : RAM2E
 Top-level Entity Name : RAM2E
diff --git a/CPLD/MAXV/output_files/RAM2E.pof b/CPLD/MAXV/output_files/RAM2E.pof
index 67bace51405d84279784d88d09b1fc6910c17272..f6f6d32fb06bc2b1b6020ac1a5818081c25e8bbc 100644
GIT binary patch
literal 7877
zcmeHMe{fXSbzT`smM4JmkYtDxjFM@b&NN_Q83V<z)HwLZfbGP^OxqFi4<wbwLK6g9
zK-s-`ViRXtlXm<gmhnolTkLiy$gN|`@_P5uVxYE#6p{!G;_Y>9qm7aGJ&@Ra(q7$r
z`rZ3hLeBK>{!?SG?!J4@`OdlLe&^h~yZ7F+Iur_(gs!xIYw-8`+aBDqbz5`gy<0Xl
z*5Pkc!<Gjd8|$`I-e0$+c~jHo%7sf8EL>1kdF!@Kk8G^Gd2v-`)zTYoyzzz`s}?S;
zy!XMa5C3&tb7j?nsvDcPZmhiTuF5r=w$@dCZ{wz|unk=ingJJ!*4}ti)nESk!m6rO
zi$c>vS7B=1=B=ByK2o<aR0bXM@0!r`Ywa8J=hr4gO++f(k!dGlxgDA`^<|D{i1d%!
z`xInW?lGnX^dk0IWVIj6!^VY<A{K#MEAl&f$IbJ+k2SfZe)JKu_C$VhB#k$~wS#gc
z<*j|u58i8FLk@kV6!lH`nKBwVC#X?0N)z^S5}&L+@C7MPP52M&nej8ifsaudKf$~m
zRq@%{M`FTLs-=s4E<S6YV}Tv?G<{w^1utg&<8?VMtQ+>5YpowI23;lDWjQ11Na9vs
zV_rZ`#rR|}W)o(#@wr7@?=rqdz7S7(n4+*t8GAT1a`UWdz=zz}ON=Z<f)uhmVIQp1
zBOAA(l;$Lr<1-^q;*}?kc)UPgk&f{uay)m^9{UyGYhgxV@f@=D`w9d$XlhJnI(mD?
zfhVzF9f(hMrhuI@&u|1gq!fPPOZz_X)ATIl`wBxtm_G=4;16#s?}T@Qv0q0*XphKI
zX|DwwRh+m>%vVfNJLC>tuy^5?r4rKMX#ILl*9_GLc;?xd0|R3L{x$Hl;=y_y5{{<W
zzbj$orxk^%H>>hd|A*GzLHsfJSUY}f&+6O8NpUH3^T!mAz7PQ()|JWRed<ekW5$1r
zqeMYdSgF4a>ZmdQ{x=36-oAUrq48sbuT*@wY;<Mp=#uHfYrp?==b*8dkT+~^pYfk(
z=gr(zF{|u@KVwHLrqjA>p0@rEXs=?hVYFmX&*;yOPJ?{((Fe+_ZW@kn`N6@Hu#eLF
z--Z3mMLpwv^`%!q{>=x=L!}hI_x@N=zh}>`Zm9p{duJcpvwGt<eiT2^*0!g4_A7BG
zZt)fM_PqR%>t=hu+wTshmc{?&x$1QFYpb4YYXdJVKe(3C?7I)@(l)!>L|Mqvc-ee=
z#1#qB!sOTH5$h_B@ZwSn^gyf@f&EGjZ0IsPAF%#&6Z!%F{3JNCff-y$DadlzKHX&S
zftSL*5f9=9{z1%P9!&QW=m(V6%IIZvFdy*9*x}_!k8AEii_!f?jviCgGyR1(X7gU&
z_j5`MHwGQxOvo|%ptHv|gq=>zOS^AH`y}}V<V7Z}em!%5WpSH|ej&`;e&kU~j7X)(
z%~Mn=QETzDTH4WpU<J5_A%)77;H%*+_Lt=}lPYTP!<`&{z&pej7J*%1ouk)B1+ps+
zdRiQB?Gx!7F{Nrd+pRq%T;fAHkTgb=PzDDB*3VLS--r#++z&SnVLy;l>{C|9$ajS7
zH2eZC{^NuIxE2SbO7a-$*LNHtEWh{<hg@%`%$oW_%sKM;W_D0TFXtEQ@ck&ucDl8a
zJEYF1urrnq2A{<<x{1A>`<-giQI^Znsj*b+V{b=?xLqIWng+$kG{19%4*CPjk`&$S
zQY-9feZcSf=XBQ#cR8)S9r-=uUjNelzu53A8i_x1+UCz$^t(P?9e-3E9$s9&>u1CB
zM`t}y9x54M`@kGqKiTlprTQx~cFj$Xe7*elPYf^r;NmvOFVs9R$J!?gz2QOr)4oNY
zT$)$^lRKm{c5$h@u;fzBwe2=PQL%Z&p!e*#`JWA6UB2p$WzHB|wx?>>Xw97KQrhOP
zr>D1}C3E~p+`D;ecy@fG?R0PT?2L1w&8`o0aCe`tce9_ZIWkz^-tD~j=HB+#x>r59
zcWJPG&vA4!_5(b>nTRd-(<;ww{qX?b@T3;~woq%&JxL>J<SZ(K{-!)(>HxGN>Luc+
zThxK6YdOUp3Y6;v9!K5o2W6>-My!9w@WbMpz8svZb_7?7{!bZ(;C?`E!r+kM8OBt=
z4|EFX#he8Ek|!M^fq<o{Z);y*QVY$pa;z!l`>jgjzCnysjt6pbaSq}cG35t5#7!av
zV?_lkkHS|m4vZQ2WmBGQo`i-=)rwO}`9nEn^gUBwR`0-sJ-Ptq(Qk@)MLE>rANKIC
z(X;}5&#u$>&GIBdu6`}YJaJO+E{FE>mt~%kQN`1cBk^1djM*HIZNrGU%kdidK$F`?
z<S@yK^N55?b%U_>Ssr(Er1~{w?rn-oM|HKPV=<-1y<&a?yndXhvGuA6Dm+Cvr$u<u
zkF68CZskRde-CwtO%D9obBd|(`}b`AItfMlYM*UwQSn@DAm_>CV7U6V<Joaa<#r_E
zav&Kq_)Ok!aoOE>>tj7VxsyKEZmJ>5NxIqY*68zZSo@mX{9XA!+0|NBI(}^T<6jCr
zJ{Ah?t_oe45z5>8N#+i$)bsy7Q+C_0-!H$dB2@OlRiT-oidW}`zH05W;qa^OcmAlV
zY}$BVEVOKPeC*M$l`ow&Jok!B(4U&Z7xdx>-duk8uqfZYWZK+O$gi3;9KT}F+9#=}
z=V-&mL8m9~)wf)CP5fdU_1BznPS0b(`s+78`=0yRad-NW-oaGj_&+Uqs=a&Jswbc7
z4(vT8wDf)DkRM|>2r#Q7K4on_i~9+#WIX{%4ChRObS>p4`y2V#CzeBAu%8~PA<}C4
ztn(I8&|k41*b~K#J?3Qsd?IQ0$;=x+7T@S?4)}8lR7jXejDJ(-K8JpAUxa=Pdw~02
zZ6J>k_K9H{dbs!+{d6lOWwHLyS4=-~7)VZjM8PPAHh|L<H#CFa2s>ZAK4CAxmv;33
zp}^iDV~2AZF`mTz`vB@Mh8tbr&)A#$B~g^Q6l3epC?#ZGgWnd<)+g|Zl8Ead4T0Z*
zzO6UR<I&(VFdK2DHfJd;Q)iNs`1=aQK9})49Nb(b^>|w4&_BrXBS$#~dvm<v`oM8N
z!RL}wwK=t+-}*gQ@Udh;2RJ&GFNH&#qYv<;7ubKr-Y?+a$$0u#LMrWbrQB5BNjb&y
z2YD4{-@psln$~32GqFC!bk1bM_7x$?$zq>4<WLCoGD$52i)K8!F11{$59G;{lpy%G
z@+cL6O#H}SUFvfk5=rm%{rb*(Mxt-G1^&6pqn%1Mj<%XPb2Ii)rS$mQ&ToVJ`!j_v
z|9<cv`Me{mk1f`N^KPjdE&Xt2D0Fegt~Q&Wa}>Hse|yRH<ExK_4<5a?s&2GwPWi0R
z#ksR~S^vpGW{$q+-VdW|4qbis$KxGkW0Y+Vl@8A>3EA^gg~u=Hd+u*<TzTl~^5#*<
z=WT!XtFtc74HeH%w&rYaB;v>a?y=tMTedHbkHt^yS-3P4Z*z+4AKbJ1Ti<$V?IVvo
zbF_X%HR^9~I+0j4zq+lse&hl5lI$RV1xYWNF?nXFqlx@sL_QtxCl>CcoJ_jl8~B9{
zxBK8Qv%gVab)<bV{7>lg0405H<-xubdB`^q&WAV5ea)dMa*N}ca|`zS&F2~P0aa`J
zpNT`*{jLrC;Tiucsr@O>4EusO1@&Vxh4?4=fygW$$jE)e6U2-AvCp`vn+d&hjBq{+
zN(T10kD5G8)(@*O_H-Y2Fs5wx5ms*OEl$Lve5)^!w^Ld)U9LYyxL*=WLW1Q{zr{(R
zf7o+j(tnoW{FgtD0Pj@nQ-OJI@$vZ&>onQ+*^1VLTuuq81t+z3qW-WRe4I=w&($bV
z_-{%xV_#$K&lODEsJ{Wt-XOyLqe<u?vwzI;^BE3#C+e>j{rq1)Tepq4|1x}|D;Mi8
zLYgTWvvCu3!?Lg~gVWI9QZO%w{u?+2!Qj_B6I0YRp^uRlM4HV{d*L*{i*J&Bm-4-^
zdxhhMfqM|c{Ujo}>MW#F1N@<X7^nB|igY$RY-iCw^3<v1iAX>F%|_)YS{P1suO~G?
zpb627J9k|CXxcw_9EtS%`ahP29v=;@+%s$Tg`fSj<lt{0&#@iLb=e<pfAr=<wF^Q^
zDjwf{%{4PCro9?pS7PlCy!G^SefydZ|6;Y@@tzZ1>5P}Gm>HTj9&ZThZ;U^Ep>X9L
z*Uc>*xq9~tw}j%OB~?b=_MLBP6Tc$I>Ak(hkN;Qv?&~Ar>b8q*ZSU1L3_5$2#aH}^
zCw8B|{-rzLS@Za<^{Irj@2zF&*|YC^viob3`75-d{v<`f+elKLRqmjtKSdi0@Pj;`
zb8WxTNC3GRUi>^{{2M+K?eJyo`Qxm$kwo)OoyErq#m)Rhyey9A*1EV>sd4kU&ZE=C
zc~hT|v#gRP9@&jo;ZuhCBRY>4c!GH*i~0ilOFM<sYRdi(!`{rJ`BM@$8YA|7GX4U%
zZtyhoF%P{M@bPiY?2jUj`eEt>33OuejQv}<K3aXeALHZ|h_%)jdwQ57UanJEo!4dJ
zwYYgo01trceM%}u2ZaDjW2UbgxtE8Di4Q!-K?NMY3-?8Z?-49M)-M|m2%<ErVfbh#
z+T&To`G(Eg>xJOlk3v`b9DX~!R6~pJ^q=Kv%=L4^%@=-5K7^@L;J_FB+5LZ}kOomB
zzN1OBAmSuKh~c|6u*2GKBjnvn%5#wEKGF4WXsg4f|9QU^LI2Bkqi=XS9I7o83ITp%
zKl&eF;cJYfI8Qt^Mj}>_9&S_gHWsVl$L42@`q(fv3`RY*+*L{cIOqF&&!+X5m$B<h
za{p78ggQbb^lx0Rdjz~oBu3)P-rNxQAN@tlPx9`w!rOVn00SRtRy5Qlqs9B{i9+Zn
zFFpM2T}KYBxw3qF#k75&UbnjZm%qGl=Yu5+o<|J(!l5q>Hk3Vg<WSGd^3saKFP?sJ
z<rSTssQVAmr;)cmz2$H|^Vlxc+w=4C(HEwvi}Uo%($Y)ux?2~R{MO7XJ*<tqr|0VO
zCn^rBu@b%Kop&y^)vXNp#c=<O+&*}`C*Idmf6L;yjJNHHL^4kDv|YbLy`SxV$nAai
zlQsPxebW9^{KX}0>FVlLPj)|L<vRq4f{d8FW^6o|HF?d7Ab*$#{}3n6Hhfd!f!FfP
zUZtW#;H#M@@E6=uFw!1R)TmBgpuMP1oClDDuObg_C@2?P&XwX^XIf3ESU)+~gJQ<N
z(2NEg?Ms(|Czm=W@R=4$!Y`d!#<)3`3xXScYY)bO=cq4^c{5_(<us;96y>OAlmp6w
zQrvt`WbJHy2k|p*)@$dnxrmnvooqs{I0nxX_>=m99r#zYFZwt4X@eKw+w;-11e1>`
zekbA&>T9aL787_=aQsRAiFFn6S>g}kne_X=%;SDxaBRMdIIPRYDJ{MT<Wu}weN$(|
z&)~hyKfOD)d?bj+>`MVwiur+Ge7XKPzxaLN`9Aaez={s@`@p;SoLOMzM8BLLqi=CA
z{^9)8cs_><-7lU$&y)Y_e9Q?=FP;2FsM7o*giZP4-xnG9A_M<VGf-iFEB?Wz{{g?G
Bc`g6|

literal 7877
zcmeHMk8@N-o*zJhc!02{Ubq#A-f4MN9tN^5iyDF};NGf-TOMw$Zj9cNaHvUkfn=2M
zrq8mVtU6KGUG^?wlG8n{rCf-Xr6~z-I#<Y9y7{5!A&bMC=D<x{;(Lz}XI?Tr-QW9k
zzX7qlKj5lPs5kxk`{VQN{{HHo$(?K0Boc`!i5d2@7N0+8d0^9)mdzD+Zra#bkI&`}
zn;vLvtlv~|cm1Z#8=IRdmMmYqWN~H1cUv|-yuRYw%PK1>mtVJZ>2*shmn^Ti^MNft
z`G@+=6_txCmu}v&zT&R$SKPjFOMS)a^&7W9H!(Fa8z!#5W9hdl@A<nWm6f+#pO}`I
z3DUZzEgQEyT)#ds9Wv(Myu_?Ow=d@7eX~SOM5?B1q?3r{9@V62Xk=i7NN?*LQs7yB
z$e0$8OWL_mI*RGg8HS7^mIPlbin<1iL^-M%H%RJdCt2R|Nm?AdYrH6`i8O`ENlJE(
z9?L;10-vG)pGs%G!cT$k8=NRqDh$7hZ}qt`L#hpO=WvZ(f%!N_Noitv4=etHFN|Hx
zj~M)v=A&kQ7QZBC^mCxMk!E7j;FR`v9*(g?z;B~!ix<yfCvE5fVdHqw#36UierVR=
z6%3s*yFbj;xS3;=cGSKddqRT)x>C*3>R~Q07X~*^5zARQ;KzD)J(?u5dMc^|zR-2B
zE}YW(c@BD{9`dP`VT7QT8L6Be${PDb1-s8zLc|XqFnsJ!Q9AZBam>eouPHC78*Hxc
zMFib(GWqdRA(P27^*b*-0$k?}#6bnpA(xBpPVjSh43NT;0tWQ)Nm7N9-n9CL9U8jO
z@QHG%N4uEARvP?uMn0r;&d&z<>?>T6tM5DF<eVc9(XYVsXmnIVVlPRSj-YSkxnw0f
z@f<X)gX_9bf}T$Wp;mg(?$4u>ClHt0d=b{AUUkNm5)|wk+NSuP5?_c`rlZ<$+|7yt
zS3*gBSM|7a26X{kYbP4zxuO^5o1ac0|6g9H^5hPEWcEpW^M88z@K1I;R^3;;bxz;Y
ziRlyNmy|vEPsPT>%lnM~oCy34iEF0!_04%|<q-Ju7haZqE$t+Rt$kl#S1~;D*kf-0
z`)hyo&c#*Wf1_;Wt*6y9Q}%si><52w?eNHqf8E>P2Y*~tIelVzqU^gjpK%h`>a1Pg
zv14mCtp8--*pq{6*4*^7jt|-&dn%b6sow3`^}!GQFP|6=>Ibhq90Z*=4($1t_H0$v
zEqkllV}8iFmOMgSM^ePdfv-)z4B$b&WB>3zYRM0&OLO!I3I8w?mt3q*(hty56lL*|
z<t{}$$p3TXco2quj--J9A#ZRrhd+5d=cqHoHx@94RHp^fS4yc<#;#BMKvxX$rbzne
zTd5%heaM4mw2WS<4w;ElR>pbO8iFom%;(T&#2Q;APd7(7rG?wXO`odcvA)5HOxch=
zkO2<*f-w38tKZQa2~FKSrmh3t!`>kBk+0BCT7F!&Sa*c_N{s|canV2wd01K>C)9a2
z<U<OgAoO79?yy5DY}nXuG|q#&O@Bynp7Mzww(DZHtjNnXK|j=uqmu1ARftqh2>qzF
zZ|lz`IT>_ITYs83H~VM`Rj5ST)?Z@|_)MbjC@0=;+o;xUR7;K5Wg)9LYtwZ+WAqT;
z(67VTrr`$?as07v^gXwiWLl2))+*ks!wC7Z->zSAjnH&wyjowhF2e*k_FVCRgLlQ%
zkRIvj-5VCWgLGQtBH0rZ;s2UNmhZ9?WBIOkKT%bg*3Lg3UFII>I+`EV$!hP+-Ld^e
zseoxwdyJ^{hpgbs6y5h{Z(%>a)%S8YIr^KI&%M5{|KOT!Tbb9^*)e!?VtjV_%(#B&
z!dvz1@<eW0UtPne+ctM(x;o~}O}xIKe6g*+y)7$l8t(Gfu6}=DNH6NFazB5eeen3y
zlU{kk>N|Ax?BN*`s}4Q>@6D<5=c_u3FHGv6CdR$;GHvQaQUAbTvSIj8|MOwPnpD!2
zN4>$zwnW~s-&=e|!Dl;81cCp_tV2z~O;sH)Jlj6_TGd@U=g0Nuk|%UqGV-W5Y4Juh
z4zPd*bT$>o%j8eXsNy6vxg2?YulBpqU*rAzGQfFE!dD-YPE*FiB!zTzQ^NWO_RTq?
z6f^mZI+W7USrCxJpp&w3+8o()B`bRskw{T<REx@t{jY_Fg`6KzFq$T>NJZqo=>jEw
zv&C_t2Rxjs8KJdAKPc57tZPB!q5iUAUOLE8Yd0bu`>#0!K663}1Id)99Hl+fX{r9s
ztrNXJpa{5v(q`SL7mI^;gM)1#f0I%vastBnx0apbpOwQXeQfYP27QQIddUyi9_pS!
zT{z|*p<cndfvHqHwyg8Jn;ISXkB@4H;9ufdW0wgAInU%h#x}F>tlTdZf5qzikkurN
zJu?p#Cyvpq-|B-7PhxKP5Oe9sHjP3=L&?Vew{(X3V_Np|7NVgP*wx&#_=-ky=G66r
zf=H(W<2Z(vg8F1JpJ`VM00$az(c`-)Q#-7BsrEn|H=l>bKKDF7Y+B1|RWaACmqK6U
zOZAt@<NnchRh6tszqN<^nVRuVN=>*j&R?fx_NT+Y=3U#T7H2Gci9T@E4HxdHOpMK*
z__?j0#+q5*(pP=wk<}j@{FBr*LmzBcH$Dsg>2(uRV*j`3a=rG>;~mrbp4OGi=c<X>
z6LY52jH^X){rSPc&-L277an^2;Kixe=FEL*V)m<Zrd5u+T_t_C>eyg186E0>a;T|k
z@fFn{%s)CfZ`p|F{hV39>foszS6=yIW5d<E1_u{@v*S1WcX#%_e#_4G8?AqQ0skVG
z;D2+k4IMhBG-K#4pyL6(l&8ppVmfru$WdQ1K9>yN#6bv$A+DjCY^0t{c0_1*ytkxx
z-Z^@TnPf2WD!9~Z@jV2pWCwFS>M22;=6q>8s}~CJWo{DddC1rsGJP7Oxo4Y^Ll5^I
zAutL<M;@2XGs{=#D3tZ^u16zb&Y`&O6bBvh-O!61^+%(h#T;XusWZr1emr^{<9Nhz
zK7EO9?Lp2FA?O=Wzswyr{Q>T<`poPXhbA69Y7ScHM~06%p0lG<XXah*VWJ-gX8$Gq
zKNJubhPhCb$5G}g>MiMYe*}Hh1A{+3;52LEQ42a7T218LTWj&_3&0Hpb!fp;Or%;!
zpu5`d2UdR_2fv$`Vv5oq_J&GEerH3z#}nBf#{R`Q51vOyR0`|x$m9bf+)%$*zkq%y
z!+mm;DdCd#;m1;6!MeB>8LAh4s6YP<{V~a&+SD_?AT!_UJB&%4)HPnynVN>%+Vsu?
zy-1NELext2hfQ}Q-$;0!)U~KZdXKjbJi=6U?7v-G9~~Q>_M1i1Z|@r^n>r!3PrNy$
zY~K6DI~G1*>+cWj(P};YnhEd+%MurT-0}OKb^8)?57b@|*N?mZm$US(x8J{d>f5wt
zW%>MpiFxgVbEllHUGby%{OkVZX+7h63s+C=qq3Fdb3K~Z+nGq5u1zeD<4c}5cx!9q
z^=}_)O|mQ94`&_=s;Wl3`A1{_@F$+waq8+9?+C8l)zGkFUdNti+6UjNx@G5EyDi@}
zenPI}95Uxvfb&Y5c>AQz`j?w{J5n&yiEAY{qf))`{_Q=?<O`#)Rj2~`ug;=gT;!O^
z^Bf-J8{vKiJt}z0>YvL$@C}_@BgbGT*4J+D+53;RW8?+;AXY_`!lTe*<NRPIADMzB
zO#=LovPg4_XXNnchygdtQ-tro+OC6CbG$x9JPCc3qX;LZ*)`$bE463zjJ}A+b>OC*
zh}->)8eAUpA%lI!_fKRe^!KIdh*Y>9Sbc*N5p$uVaX)s=9EXp}V8nX~--u(~1qS>#
z)1w0Ui{k?P`U002xdO1JW`j?8Mp9{Q>nBG-1T1OjA}!U331cd^3;n1T@<v~#bm;lM
zx&Lb2rHZ{G3p&<e^$(MfCO-ayA5-hVZtO3V_XUAeE|uz!5&B&Sc@8{%l+@Y+i(H4r
z_aE5RL0yv29-DE)$z%N??kDgB>IQZu>AD9`HLu(2pt)!^S-+Eh-8x)Hg-Lyq&>C<L
z7NmRNhvYl#+p=3u!j(7t_LG(c3(nPFE-!-oyPgV9{nve+xgtHCmAkQD*W$lW;8V|J
zmRzuU)$w=AR$f>!d!qcAIf+DWX4$3t{uB84J>`=8p(PjGyz2NX;3uX(GCAe4MB=pt
zWpk~6_ZGsM;YC+GK66!H*Wa(2mDpZf@amk)E*k47`-ZK*NeZtz(R{_p+2EJ0{NB`;
zit`g?fAx#8`DJJ9`px}w%?8{*-+nSgeO0xOwYR^wY}v_<_EP=P@Mk+7Y#7|wwD{0_
z{m=If{M-H;J70hOw!KxmOa38IFyG5bnEFd9c}xY2Mel-Q{DXWhAkT9yhod>?o}@M{
zIH?romT#((_+)gX>mHP^kKVc!w?mv$G7J6~=>l*LBThoIW`Y}?^aw?hh>yWXyy*-^
zmjh1#2Nny&3Fm3azQs53HFFLedJfC-3?AM~bm4Pt<z3LuqXUga1wqQ^h90>`!M_K#
zv0pOrQTPve*p2lKKI~}Vmv9W7I~JEk9DJei@kM`U0`(`nZu9-_je@Hv)oJR3nAL}9
zX!?-i;D@|aM^@j)e-hmU`0hFZdrakECw;ebZeR4qR)PMIK~|bN56MxZC0yL6fqR(J
zVZfWEiblG!88jZE&7BhXl(qOTp(t?R$qv(J5lC0?I?Y+GHWS}JTNuk}QHSqSBf!<s
z82M^H9D?l5#{F%?oV#cJoW}Zu-f#pC1s?2AQXwp0U6W`CTVdARueH}j&Jh{&d5t{N
zRWsqsgDlNy>t9p%@3Oxjdi29$3VtTVitnW8AfY~0&>YfOhG<hUQXQ<OF1CO0Kw$F4
zS7K{{a-JHiPB&jH)o)|`AKY+B@x>3>{oDJt%_vLg8!!E|{2yDF-E?~9!t#C30)H2~
z<nrMeiS^s@`%773&Ua=`%r7fc{rL2yi67zX671iwWkSEh?w?*PQtA<1sV3(gUr{+L
z?<|b(pYDRcEb196@1NfH_QgA<%&BxH<{wZ0bXI=y#D61h(5L?X|Jbl0@AdB-YFNWI
zFBm)8o=u|uJY+uj4*T2T9p4}R<Zp&=-}T<ZE2=v7JhywW3ia1ssy{faAc?_krv7lw
z6^k0VGk|w92i@4owP2!&n=e@586j;vO8hV%1|}s%!13dOk>?&MPL#zv`XS<Hf40Q0
zTg=SyJ64Qq^v%4$ShI@>{LN6`u!H&#)~>N1X|8D_=vXK0GVo1)BU_-ah~wT1d2ZxQ
zU47}?G;^#+QwMU$;$pD+>?}TSv*$DPZCx38JVr0ZHzSL2V*K;yMlPgN=j5$@@I^^J
z#zFn%J%h&#jsSjW`7yq^x5jc`wfn!&A^c@|Cbckf@p)tSTf!^JaXZSh`!e>#dG=Yd
zz@cCIy~@Gb&hpP+5BePc7`XBGlB1K==-CE0?tkcF%+AG^{RUk8ec-tv^Y?)jUAR|{
zyo<jN6c~yPx~28mF~%|b_%i+L`Tt#ilqY6gaPBWc73MEO2;SHKzV^V^9{7LifeY>5
Iil3PNKV0o|bN~PV

diff --git a/CPLD/MAXV/output_files/RAM2E.sta.rpt b/CPLD/MAXV/output_files/RAM2E.sta.rpt
index bb73226..3a33edc 100644
--- a/CPLD/MAXV/output_files/RAM2E.sta.rpt
+++ b/CPLD/MAXV/output_files/RAM2E.sta.rpt
@@ -1,5 +1,5 @@
 Timing Analyzer report for RAM2E
-Tue Jan 16 14:28:05 2024
+Wed Jan 31 09:41:44 2024
 Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
 
 
@@ -20,8 +20,8 @@ Quartus Prime Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Editio
  12. Setup: 'ram2e_ufm|DRCLK|regout'
  13. Setup: 'ram2e_ufm|ARCLK|regout'
  14. Setup: 'C14M'
- 15. Hold: 'ram2e_ufm|DRCLK|regout'
- 16. Hold: 'ram2e_ufm|ARCLK|regout'
+ 15. Hold: 'ram2e_ufm|ARCLK|regout'
+ 16. Hold: 'ram2e_ufm|DRCLK|regout'
  17. Hold: 'C14M'
  18. Setup Transfers
  19. Hold Transfers
@@ -93,8 +93,8 @@ https://fpgasoftware.intel.com/eula.
 +------------------+--------+--------------------------+
 ; SDC File Path    ; Status ; Read at                  ;
 +------------------+--------+--------------------------+
-; ../RAM2E.sdc     ; OK     ; Tue Jan 16 14:28:05 2024 ;
-; ../RAM2E-MAX.sdc ; OK     ; Tue Jan 16 14:28:05 2024 ;
+; ../RAM2E-MAX.sdc ; OK     ; Wed Jan 31 09:41:43 2024 ;
+; ../RAM2E.sdc     ; OK     ; Wed Jan 31 09:41:43 2024 ;
 +------------------+--------+--------------------------+
 
 
@@ -116,7 +116,7 @@ https://fpgasoftware.intel.com/eula.
 +-----------+-----------------+------------------------+------+
 ; 10.0 MHz  ; 10.0 MHz        ; ram2e_ufm|ARCLK|regout ;      ;
 ; 10.0 MHz  ; 10.0 MHz        ; ram2e_ufm|DRCLK|regout ;      ;
-; 27.62 MHz ; 27.62 MHz       ; C14M                   ;      ;
+; 27.75 MHz ; 27.75 MHz       ; C14M                   ;      ;
 +-----------+-----------------+------------------------+------+
 This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.
 
@@ -126,9 +126,9 @@ This panel reports FMAX for every clock in the design, regardless of the user-sp
 +------------------------+---------+---------------+
 ; Clock                  ; Slack   ; End Point TNS ;
 +------------------------+---------+---------------+
-; ram2e_ufm|DRCLK|regout ; -25.457 ; -25.457       ;
+; ram2e_ufm|DRCLK|regout ; -25.469 ; -25.469       ;
 ; ram2e_ufm|ARCLK|regout ; -25.439 ; -25.439       ;
-; C14M                   ; -17.639 ; -171.643      ;
+; C14M                   ; -18.223 ; -201.658      ;
 +------------------------+---------+---------------+
 
 
@@ -137,9 +137,9 @@ This panel reports FMAX for every clock in the design, regardless of the user-sp
 +------------------------+---------+---------------+
 ; Clock                  ; Slack   ; End Point TNS ;
 +------------------------+---------+---------------+
-; ram2e_ufm|DRCLK|regout ; -14.583 ; -14.583       ;
 ; ram2e_ufm|ARCLK|regout ; -14.560 ; -14.560       ;
-; C14M                   ; 2.730   ; 0.000         ;
+; ram2e_ufm|DRCLK|regout ; -14.560 ; -14.560       ;
+; C14M                   ; 3.156   ; 0.000         ;
 +------------------------+---------+---------------+
 
 
@@ -171,8 +171,8 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -25.457 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -0.912     ; 4.546      ;
-; -25.416 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -0.912     ; 4.505      ;
+; -25.469 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -2.477     ; 2.993      ;
+; -25.439 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.001        ; -2.477     ; 2.963      ;
 ; 100.000 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; ram2e_ufm|DRCLK|regout ; ram2e_ufm|DRCLK|regout ; 200.000      ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
@@ -182,7 +182,7 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -25.439 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.001        ; -0.958     ; 4.482      ;
+; -25.439 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.001        ; -2.477     ; 2.963      ;
 ; 100.000 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 200.000      ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
@@ -192,235 +192,235 @@ No paths to report.
 +---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                       ; To Node                         ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
-; -17.639 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 18.231     ;
-; -17.637 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 18.229     ;
-; -15.030 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|LEDEN       ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 15.622     ;
-; -14.952 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 15.544     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -13.751 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 14.343     ;
-; -10.128 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 0.912      ; 10.720     ;
-; 16.820  ; S[1]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.779     ;
-; 16.820  ; S[1]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.779     ;
-; 16.820  ; S[1]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.779     ;
-; 16.844  ; S[1]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.755     ;
-; 16.844  ; S[1]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.755     ;
-; 16.844  ; S[1]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.755     ;
-; 17.014  ; S[2]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.585     ;
-; 17.014  ; S[2]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.585     ;
-; 17.014  ; S[2]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.585     ;
-; 17.038  ; S[2]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.561     ;
-; 17.038  ; S[2]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.561     ;
-; 17.038  ; S[2]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.561     ;
-; 18.060  ; S[0]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.539     ;
-; 18.060  ; S[0]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.539     ;
-; 18.060  ; S[0]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.539     ;
-; 18.084  ; S[0]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.515     ;
-; 18.084  ; S[0]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.515     ;
-; 18.084  ; S[0]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.515     ;
-; 18.321  ; S[3]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.278     ;
-; 18.321  ; S[3]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.278     ;
-; 18.321  ; S[3]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.278     ;
-; 18.345  ; S[3]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.254     ;
-; 18.345  ; S[3]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.254     ;
-; 18.345  ; S[3]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.254     ;
-; 20.092  ; S[0]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.507     ;
-; 20.492  ; S[1]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.107     ;
-; 20.492  ; S[1]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.107     ;
-; 20.686  ; S[2]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.913     ;
-; 20.686  ; S[2]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.913     ;
-; 21.317  ; S[1]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.282     ;
-; 21.732  ; S[0]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 12.867     ;
-; 21.732  ; S[0]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 12.867     ;
-; 21.993  ; S[3]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 12.606     ;
-; 21.993  ; S[3]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 12.606     ;
-; 26.069  ; S[3]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 8.530      ;
-; 26.118  ; S[2]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 8.481      ;
-; 28.496  ; RA[4]                                                                                                           ; RAr[4]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.103      ;
-; 28.497  ; CKE                                                                                                             ; CKEout~reg0                     ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.102      ;
-; 28.552  ; RA[10]                                                                                                          ; RAr[10]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.047      ;
-; 28.590  ; RA[9]                                                                                                           ; RAr[9]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.009      ;
-; 30.057  ; RA[11]                                                                                                          ; RAr[11]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.542      ;
-; 30.106  ; nRAS                                                                                                            ; nRASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.493      ;
-; 30.124  ; RA[8]                                                                                                           ; RAr[8]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.475      ;
-; 30.337  ; RA[0]                                                                                                           ; RAr[0]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.262      ;
-; 30.381  ; RA[6]                                                                                                           ; RAr[6]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.218      ;
-; 30.386  ; nRWE                                                                                                            ; nRWEout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.213      ;
-; 30.391  ; nCAS                                                                                                            ; nCASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.208      ;
-; 31.414  ; RA[1]                                                                                                           ; RAr[1]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.185      ;
-; 31.415  ; RA[7]                                                                                                           ; RAr[7]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.184      ;
-; 31.443  ; RA[2]                                                                                                           ; RAr[2]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.156      ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -18.223 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 20.380     ;
+; -17.497 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|LEDEN       ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 19.654     ;
+; -14.015 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 16.172     ;
+; -14.004 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 16.161     ;
+; -10.358 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; ram2e_ufm|DRCLK|regout ; C14M        ; 0.001        ; 2.477      ; 12.515     ;
+; 16.903  ; S[3]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.696     ;
+; 16.903  ; S[3]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.696     ;
+; 16.903  ; S[3]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.696     ;
+; 16.993  ; S[3]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.606     ;
+; 16.993  ; S[3]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.606     ;
+; 16.993  ; S[3]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.606     ;
+; 17.034  ; S[1]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.565     ;
+; 17.034  ; S[1]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.565     ;
+; 17.034  ; S[1]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.565     ;
+; 17.124  ; S[1]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.475     ;
+; 17.124  ; S[1]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.475     ;
+; 17.124  ; S[1]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 17.475     ;
+; 17.625  ; S[2]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.974     ;
+; 17.625  ; S[2]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.974     ;
+; 17.625  ; S[2]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.974     ;
+; 17.715  ; S[2]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.884     ;
+; 17.715  ; S[2]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.884     ;
+; 17.715  ; S[2]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.884     ;
+; 17.828  ; S[0]                                                                                                            ; Vout[3]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.771     ;
+; 17.828  ; S[0]                                                                                                            ; Vout[6]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.771     ;
+; 17.828  ; S[0]                                                                                                            ; Vout[7]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.771     ;
+; 17.918  ; S[0]                                                                                                            ; Vout[1]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.681     ;
+; 17.918  ; S[0]                                                                                                            ; Vout[2]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.681     ;
+; 17.918  ; S[0]                                                                                                            ; Vout[5]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 16.681     ;
+; 20.070  ; S[3]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.529     ;
+; 20.070  ; S[3]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.529     ;
+; 20.201  ; S[1]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.398     ;
+; 20.201  ; S[1]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 14.398     ;
+; 20.792  ; S[2]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.807     ;
+; 20.792  ; S[2]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.807     ;
+; 20.995  ; S[0]                                                                                                            ; Vout[0]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.604     ;
+; 20.995  ; S[0]                                                                                                            ; Vout[4]~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 13.604     ;
+; 22.233  ; S[2]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 12.366     ;
+; 23.933  ; S[3]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 10.666     ;
+; 24.168  ; S[0]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 10.431     ;
+; 25.342  ; S[1]                                                                                                            ; VOE                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 9.257      ;
+; 25.631  ; S[2]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 8.968      ;
+; 27.763  ; S[3]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.836      ;
+; 28.027  ; RA[8]                                                                                                           ; RAr[8]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.572      ;
+; 28.362  ; RA[11]                                                                                                          ; RAr[11]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 6.237      ;
+; 28.707  ; nCAS                                                                                                            ; nCASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.892      ;
+; 29.373  ; S[0]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.226      ;
+; 29.587  ; S[1]                                                                                                            ; RAT                             ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 5.012      ;
+; 30.153  ; nRWE                                                                                                            ; nRWEout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.446      ;
+; 30.163  ; nRAS                                                                                                            ; nRASout~reg0                    ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.436      ;
+; 30.336  ; RA[6]                                                                                                           ; RAr[6]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.263      ;
+; 30.364  ; RA[2]                                                                                                           ; RAr[2]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.235      ;
+; 30.410  ; RA[9]                                                                                                           ; RAr[9]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.189      ;
+; 30.411  ; CKE                                                                                                             ; CKEout~reg0                     ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.188      ;
+; 30.417  ; RA[10]                                                                                                          ; RAr[10]                         ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 4.182      ;
+; 31.443  ; RA[0]                                                                                                           ; RAr[0]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.156      ;
 ; 31.443  ; RA[3]                                                                                                           ; RAr[3]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.156      ;
-; 31.453  ; RA[5]                                                                                                           ; RAr[5]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.146      ;
-; 34.230  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.290     ;
-; 34.657  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.863     ;
-; 35.260  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.260     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 35.431  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 34.089     ;
-; 36.333  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.187     ;
-; 36.936  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMReqErase ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.584     ;
-; 37.042  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.478     ;
-; 37.390  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX  ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.130     ;
-; 37.395  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.125     ;
-; 37.408  ; FS[1]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.112     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[11]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[10]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[9]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[13]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[14]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[15]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.689  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[12]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.831     ;
-; 37.794  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.726     ;
-; 38.141  ; FS[2]                                                                                                           ; RAM2E_UFM:ram2e_ufm|UFMInitDone ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.379     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.243  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.277     ;
-; 38.292  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[11]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.228     ;
-; 38.292  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[10]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.228     ;
-; 38.292  ; S[1]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[9]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 31.228     ;
+; 31.443  ; RA[4]                                                                                                           ; RAr[4]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.156      ;
+; 31.444  ; RA[1]                                                                                                           ; RAr[1]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.155      ;
+; 31.444  ; RA[7]                                                                                                           ; RAr[7]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.155      ;
+; 31.452  ; RA[5]                                                                                                           ; RAr[5]                          ; C14M                   ; C14M        ; 34.920       ; 0.000      ; 3.147      ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[11]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[10]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[9]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[13]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[14]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[15]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 33.825  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[12]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 35.695     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[11]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[10]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[9]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[13]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[14]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[15]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 35.938  ; S[3]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[12]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 33.582     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[5]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[6]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[0]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[1]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[7]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[2]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[3]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.829  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|RWMask[4]   ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.691     ;
+; 36.851  ; S[2]                                                                                                            ; RAM2E_UFM:ram2e_ufm|DRCLK       ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.669     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[11]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[10]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[9]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[8]     ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[13]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[14]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
+; 36.947  ; S[0]                                                                                                            ; RAM2E_UFM:ram2e_ufm|UFMD[15]    ; C14M                   ; C14M        ; 69.841       ; 0.000      ; 32.573     ;
 +---------+-----------------------------------------------------------------------------------------------------------------+---------------------------------+------------------------+-------------+--------------+------------+------------+
 
 
-+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
-; Hold: 'ram2e_ufm|DRCLK|regout'                                                                                                                                                                                                                                                                                                         ;
-+---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; Slack   ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
-+---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -14.583 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -0.912     ; 4.505      ;
-; -14.542 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -0.912     ; 4.546      ;
-; 60.000  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; ram2e_ufm|DRCLK|regout ; ram2e_ufm|DRCLK|regout ; 0.000        ; 0.000      ; 80.000     ;
-+---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-
-
 +----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
 ; Hold: 'ram2e_ufm|ARCLK|regout'                                                                                                                                                                                                                                                                                                                                 ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 ; Slack   ; From Node                                                                                                                   ; To Node                                                                                                                     ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
-; -14.560 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.000        ; -0.958     ; 4.482      ;
+; -14.560 ; RAM2E_UFM:ram2e_ufm|ARShift                                                                                                 ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; C14M                   ; ram2e_ufm|ARCLK|regout ; 0.000        ; -2.477     ; 2.963      ;
 ; 60.000  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|maxii_ufm_block1~OBSERVABLEADDRESSREGOUT ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 0.000        ; 0.000      ; 80.000     ;
 +---------+-----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
 
 
++----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
+; Hold: 'ram2e_ufm|DRCLK|regout'                                                                                                                                                                                                                                                                                                         ;
++---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
+; Slack   ; From Node                                                                                                       ; To Node                                                                                                         ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
++---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
+; -14.560 ; RAM2E_UFM:ram2e_ufm|DRDIn                                                                                       ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -2.477     ; 2.963      ;
+; -14.530 ; RAM2E_UFM:ram2e_ufm|DRShift                                                                                     ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; C14M                   ; ram2e_ufm|DRCLK|regout ; 0.000        ; -2.477     ; 2.993      ;
+; 60.000  ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; RAM2E_UFM:ram2e_ufm|UFM:UFM_inst|UFM_altufm_none_p8r:UFM_altufm_none_p8r_component|wire_maxii_ufm_block1_drdout ; ram2e_ufm|DRCLK|regout ; ram2e_ufm|DRCLK|regout ; 0.000        ; 0.000      ; 80.000     ;
++---------+-----------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------+------------------------+------------------------+--------------+------------+------------+
+
+
 +---------------------------------------------------------------------------------------------------------------------------------------------------+
 ; Hold: 'C14M'                                                                                                                                      ;
 +-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
 ; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
 +-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
-; 2.730 ; PHI1r                            ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 2.769      ;
-; 3.117 ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.156      ;
-; 3.171 ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.210      ;
-; 3.193 ; RAM2E_UFM:ram2e_ufm|UFMD[8]      ; RAM2E_UFM:ram2e_ufm|UFMD[9]      ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.232      ;
-; 3.363 ; RWBank[7]                        ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.402      ;
-; 3.367 ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.406      ;
-; 3.385 ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.424      ;
-; 3.403 ; FS[0]                            ; FS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.442      ;
-; 3.441 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.480      ;
-; 3.448 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.487      ;
-; 3.458 ; CS[2]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.497      ;
-; 3.464 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.503      ;
-; 3.740 ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.779      ;
-; 3.740 ; RWBank[1]                        ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.779      ;
-; 3.766 ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.805      ;
-; 3.832 ; RAM2E_UFM:ram2e_ufm|UFMD[8]      ; RAM2E_UFM:ram2e_ufm|RWMask[0]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.871      ;
-; 3.846 ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.885      ;
-; 3.854 ; CmdTout[0]                       ; CmdTout[0]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.893      ;
-; 3.858 ; CmdTout[0]                       ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.897      ;
-; 3.862 ; CmdTout[0]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.901      ;
-; 4.411 ; PHI1r                            ; S[2]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.450      ;
-; 4.806 ; RWBank[6]                        ; BA[1]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.845      ;
-; 4.857 ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; RAM2E_UFM:ram2e_ufm|RWMask[2]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.896      ;
+; 3.156 ; RAM2E_UFM:ram2e_ufm|UFMD[9]      ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.195      ;
+; 3.164 ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.203      ;
+; 3.170 ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.209      ;
+; 3.364 ; FS[0]                            ; FS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.403      ;
+; 3.394 ; Ready                            ; Ready                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.433      ;
+; 3.418 ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.457      ;
+; 3.450 ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.489      ;
+; 3.543 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.582      ;
+; 3.547 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.586      ;
+; 3.741 ; RAM2E_UFM:ram2e_ufm|DRDIn        ; RAM2E_UFM:ram2e_ufm|DRDIn        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.780      ;
+; 3.752 ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.791      ;
+; 3.752 ; RWSel                            ; RWSel                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.791      ;
+; 3.776 ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; RAM2E_UFM:ram2e_ufm|UFMInitDone  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.815      ;
+; 3.814 ; CmdTout[0]                       ; CmdTout[0]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.853      ;
+; 3.817 ; CmdTout[0]                       ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.856      ;
+; 3.829 ; CmdTout[0]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.868      ;
+; 3.865 ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.904      ;
+; 3.935 ; CS[0]                            ; CS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.974      ;
+; 3.938 ; CS[0]                            ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.977      ;
+; 3.951 ; CS[0]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 3.990      ;
+; 4.101 ; PHI1r                            ; S[2]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.140      ;
+; 4.102 ; PHI1r                            ; S[1]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.141      ;
+; 4.106 ; PHI1r                            ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.145      ;
+; 4.224 ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.263      ;
+; 4.479 ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; RAM2E_UFM:ram2e_ufm|RWMask[7]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.518      ;
+; 4.839 ; CmdSetRWBankFFChip               ; RWBank[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.878      ;
+; 4.849 ; RAM2E_UFM:ram2e_ufm|DRCLKPulse   ; RAM2E_UFM:ram2e_ufm|DRCLK        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 4.888      ;
+; 5.135 ; S[3]                             ; BA[0]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.174      ;
 ; 5.217 ; FS[15]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.256      ;
 ; 5.217 ; FS[7]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.256      ;
-; 5.217 ; RWSel                            ; RWSel                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.256      ;
-; 5.227 ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.266      ;
-; 5.247 ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.286      ;
-; 5.257 ; RAM2E_UFM:ram2e_ufm|LEDEN        ; RAM2E_UFM:ram2e_ufm|LEDEN        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.296      ;
+; 5.218 ; RWBank[7]                        ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.257      ;
+; 5.231 ; RA[10]                           ; RA[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.270      ;
 ; 5.266 ; FS[5]                            ; FS[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.305      ;
 ; 5.267 ; FS[9]                            ; FS[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.306      ;
 ; 5.271 ; FS[10]                           ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.310      ;
-; 5.286 ; RAM2E_UFM:ram2e_ufm|DRCLKPulse   ; RAM2E_UFM:ram2e_ufm|DRCLK        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.325      ;
-; 5.320 ; CmdTout[1]                       ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.359      ;
-; 5.323 ; CmdTout[1]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.362      ;
-; 5.429 ; S[3]                             ; S[3]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.468      ;
-; 5.429 ; RAM2E_UFM:ram2e_ufm|DRDIn        ; RAM2E_UFM:ram2e_ufm|DRDIn        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.468      ;
+; 5.284 ; CmdTout[1]                       ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.323      ;
+; 5.287 ; CmdTout[1]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.326      ;
+; 5.420 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|UFMProgStart ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.459      ;
+; 5.443 ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; RAM2E_UFM:ram2e_ufm|UFMReqErase  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.482      ;
+; 5.443 ; CmdTout[2]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.482      ;
 ; 5.452 ; FS[13]                           ; FS[13]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.491      ;
-; 5.452 ; FS[14]                           ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.491      ;
+; 5.453 ; FS[14]                           ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.492      ;
 ; 5.455 ; FS[1]                            ; FS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.494      ;
+; 5.457 ; S[1]                             ; RDOE                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.496      ;
 ; 5.464 ; FS[4]                            ; FS[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.503      ;
-; 5.465 ; S[0]                             ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.504      ;
 ; 5.465 ; FS[2]                            ; FS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.504      ;
 ; 5.466 ; FS[12]                           ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.505      ;
-; 5.467 ; S[0]                             ; S[1]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.506      ;
 ; 5.482 ; FS[6]                            ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.521      ;
 ; 5.486 ; FS[3]                            ; FS[3]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.525      ;
-; 5.508 ; CmdTout[2]                       ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.547      ;
-; 5.522 ; Ready                            ; Ready                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.561      ;
-; 5.533 ; RA[10]                           ; RA[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.572      ;
-; 5.538 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.577      ;
-; 5.546 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.585      ;
-; 5.563 ; CS[0]                            ; CS[0]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.602      ;
-; 5.580 ; CS[0]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.619      ;
-; 5.581 ; CS[0]                            ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.620      ;
+; 5.514 ; S[0]                             ; S[0]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.553      ;
+; 5.515 ; S[0]                             ; nCAS                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.554      ;
+; 5.530 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.569      ;
+; 5.534 ; RAM2E_UFM:ram2e_ufm|CmdEraseMAX  ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.573      ;
+; 5.564 ; CS[1]                            ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.603      ;
+; 5.574 ; CS[1]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.613      ;
+; 5.704 ; CmdLEDGet                        ; RWBank[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.743      ;
+; 5.895 ; CmdSetRWBankFFLED                ; RWBank[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 5.934      ;
 ; 6.001 ; FS[5]                            ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.040      ;
 ; 6.002 ; FS[9]                            ; FS[10]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.041      ;
 ; 6.006 ; FS[10]                           ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.045      ;
-; 6.037 ; RAM2E_UFM:ram2e_ufm|UFMErase     ; RAM2E_UFM:ram2e_ufm|UFMProgram   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.076      ;
+; 6.064 ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.103      ;
 ; 6.145 ; FS[5]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.184      ;
 ; 6.146 ; FS[9]                            ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.185      ;
 ; 6.150 ; FS[10]                           ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.189      ;
-; 6.289 ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; RAM2E_UFM:ram2e_ufm|RWMask[3]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.328      ;
+; 6.174 ; PHI1r                            ; S[3]                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.213      ;
 ; 6.290 ; FS[9]                            ; FS[12]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.329      ;
-; 6.298 ; RWBank[4]                        ; RA[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.337      ;
+; 6.294 ; RWBank[1]                        ; RA[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.333      ;
+; 6.298 ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; RAM2E_UFM:ram2e_ufm|RWMask[5]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.337      ;
+; 6.310 ; RAM2E_UFM:ram2e_ufm|UFMD[11]     ; RAM2E_UFM:ram2e_ufm|RWMask[3]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.349      ;
+; 6.318 ; RWBank[6]                        ; BA[1]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.357      ;
+; 6.321 ; FS[15]                           ; DQML~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.360      ;
+; 6.323 ; FS[15]                           ; DQMH~reg0                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.362      ;
+; 6.348 ; RAM2E_UFM:ram2e_ufm|LEDEN        ; RAM2E_UFM:ram2e_ufm|LEDEN        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.387      ;
+; 6.351 ; RWBank[4]                        ; RA[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.390      ;
 ; 6.371 ; FS[8]                            ; FS[8]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.410      ;
-; 6.430 ; FS[13]                           ; RA[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.469      ;
-; 6.454 ; FS[14]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.493      ;
+; 6.389 ; Ready                            ; RDOE                             ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.428      ;
+; 6.393 ; RAM2E_UFM:ram2e_ufm|CmdPrgmMAX   ; RAM2E_UFM:ram2e_ufm|UFMErase     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.432      ;
+; 6.425 ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; RWBank[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.464      ;
+; 6.452 ; CS[2]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.491      ;
 ; 6.454 ; FS[13]                           ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.493      ;
+; 6.455 ; FS[14]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.494      ;
 ; 6.457 ; FS[1]                            ; FS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.496      ;
 ; 6.466 ; FS[4]                            ; FS[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.505      ;
 ; 6.484 ; FS[6]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.523      ;
 ; 6.488 ; FS[3]                            ; FS[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.527      ;
-; 6.503 ; RAM2E_UFM:ram2e_ufm|UFMErase     ; RAM2E_UFM:ram2e_ufm|UFMErase     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.542      ;
-; 6.527 ; RAM2E_UFM:ram2e_ufm|UFMD[13]     ; RAM2E_UFM:ram2e_ufm|RWMask[5]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.566      ;
+; 6.509 ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; RAM2E_UFM:ram2e_ufm|RWMask[6]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.548      ;
 ; 6.537 ; FS[11]                           ; FS[11]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.576      ;
-; 6.557 ; CS[1]                            ; CS[1]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.596      ;
-; 6.562 ; CS[1]                            ; CS[2]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.601      ;
-; 6.576 ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; RAM2E_UFM:ram2e_ufm|RWMask[6]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.615      ;
+; 6.542 ; RAM2E_UFM:ram2e_ufm|UFMD[8]      ; RAM2E_UFM:ram2e_ufm|UFMD[9]      ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.581      ;
+; 6.549 ; RAM2E_UFM:ram2e_ufm|RWMask[5]    ; RWBank[5]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.588      ;
 ; 6.598 ; FS[13]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.637      ;
 ; 6.610 ; FS[4]                            ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.649      ;
-; 6.617 ; S[3]                             ; BA[1]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.656      ;
-; 6.618 ; RWBank[5]                        ; BA[0]~reg0                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.657      ;
+; 6.613 ; RAM2E_UFM:ram2e_ufm|UFMD[10]     ; RAM2E_UFM:ram2e_ufm|RWMask[2]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.652      ;
 ; 6.632 ; FS[3]                            ; FS[5]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.671      ;
-; 6.644 ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; RAM2E_UFM:ram2e_ufm|RWMask[7]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.683      ;
-; 6.647 ; RAM2E_UFM:ram2e_ufm|UFMD[14]     ; RAM2E_UFM:ram2e_ufm|UFMD[15]     ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.686      ;
-; 6.675 ; RAM2E_UFM:ram2e_ufm|UFMD[12]     ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.714      ;
-; 6.705 ; RWSel                            ; CmdTout[2]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.744      ;
-; 6.705 ; RWSel                            ; CmdTout[1]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.744      ;
-; 6.712 ; RWSel                            ; CmdTout[0]                       ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.751      ;
-; 6.715 ; RWSel                            ; RAM2E_UFM:ram2e_ufm|DRCLKPulse   ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.754      ;
-; 6.742 ; FS[11]                           ; RA[4]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.781      ;
+; 6.692 ; RAM2E_UFM:ram2e_ufm|RWMask[2]    ; RWBank[2]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.731      ;
 ; 6.754 ; FS[4]                            ; FS[7]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.793      ;
+; 6.774 ; FS[10]                           ; RA[3]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.813      ;
 ; 6.776 ; FS[3]                            ; FS[6]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.815      ;
 ; 6.786 ; FS[10]                           ; FS[15]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.825      ;
 ; 6.786 ; FS[10]                           ; FS[13]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.825      ;
 ; 6.786 ; FS[10]                           ; FS[14]                           ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.825      ;
-; 6.803 ; RAM2E_UFM:ram2e_ufm|RWMask[7]    ; RWBank[7]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.842      ;
-; 6.836 ; RAM2E_UFM:ram2e_ufm|RWMask[4]    ; RWBank[4]                        ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.875      ;
-; 6.838 ; RWBank[2]                        ; RA[9]                            ; C14M         ; C14M        ; 0.000        ; 0.000      ; 6.877      ;
 +-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
 
 
@@ -429,7 +429,7 @@ No paths to report.
 +------------------------+------------------------+----------+----------+----------+----------+
 ; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
 +------------------------+------------------------+----------+----------+----------+----------+
-; C14M                   ; C14M                   ; 1550     ; 0        ; 52       ; 0        ;
+; C14M                   ; C14M                   ; 1539     ; 0        ; 56       ; 0        ;
 ; ram2e_ufm|DRCLK|regout ; C14M                   ; 13       ; 0        ; 0        ; 0        ;
 ; C14M                   ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
 ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
@@ -444,7 +444,7 @@ Entries labeled "false path" only account for clock-to-clock false paths and not
 +------------------------+------------------------+----------+----------+----------+----------+
 ; From Clock             ; To Clock               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
 +------------------------+------------------------+----------+----------+----------+----------+
-; C14M                   ; C14M                   ; 1550     ; 0        ; 52       ; 0        ;
+; C14M                   ; C14M                   ; 1539     ; 0        ; 56       ; 0        ;
 ; ram2e_ufm|DRCLK|regout ; C14M                   ; 13       ; 0        ; 0        ; 0        ;
 ; C14M                   ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
 ; ram2e_ufm|ARCLK|regout ; ram2e_ufm|ARCLK|regout ; 1        ; 0        ; 0        ; 0        ;
@@ -474,9 +474,9 @@ No non-DPA dedicated SERDES Receiver circuitry present in device or used in desi
 ; Illegal Clocks                  ; 0     ; 0    ;
 ; Unconstrained Clocks            ; 1     ; 1    ;
 ; Unconstrained Input Ports       ; 28    ; 28   ;
-; Unconstrained Input Port Paths  ; 170   ; 170  ;
+; Unconstrained Input Port Paths  ; 169   ; 169  ;
 ; Unconstrained Output Ports      ; 47    ; 47   ;
-; Unconstrained Output Port Paths ; 84    ; 84   ;
+; Unconstrained Output Port Paths ; 83    ; 83   ;
 +---------------------------------+-------+------+
 
 
@@ -680,7 +680,7 @@ No non-DPA dedicated SERDES Receiver circuitry present in device or used in desi
 Info: *******************************************************************
 Info: Running Quartus Prime Timing Analyzer
     Info: Version 19.1.0 Build 670 09/22/2019 Patches 0.02std SJ Lite Edition
-    Info: Processing started: Tue Jan 16 14:28:04 2024
+    Info: Processing started: Wed Jan 31 09:41:42 2024
 Info: Command: quartus_sta RAM2E-MAXV -c RAM2E
 Info: qsta_default_script.tcl version: #1
 Info (20032): Parallel compilation is enabled and will use up to 4 processors
@@ -688,8 +688,8 @@ Info (21077): Low junction temperature is 0 degrees C
 Info (21077): High junction temperature is 85 degrees C
 Info (334003): Started post-fitting delay annotation
 Info (334004): Delay annotation completed successfully
-Info (332104): Reading SDC File: '../RAM2E.sdc'
 Info (332104): Reading SDC File: '../RAM2E-MAX.sdc'
+Info (332104): Reading SDC File: '../RAM2E.sdc'
 Warning (332060): Node: PHI1 was determined to be a clock but was found without an associated clock assignment.
     Info (13166): Register RefReq is being clocked by PHI1
 Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
@@ -697,18 +697,18 @@ Info: Can't run Report Timing Closure Recommendations. The current device family
 Warning (332009): The launch and latch times for the relationship between source clock: C14M and destination clock: ram2e_ufm|ARCLK|regout are outside of the legal time range. The relationship difference is correct, however the launch time is set to 0.
 Warning (332009): The launch and latch times for the relationship between source clock: C14M and destination clock: ram2e_ufm|DRCLK|regout are outside of the legal time range. The relationship difference is correct, however the launch time is set to 0.
 Critical Warning (332148): Timing requirements not met
-Info (332146): Worst-case setup slack is -25.457
+Info (332146): Worst-case setup slack is -25.469
     Info (332119):     Slack       End Point TNS Clock 
     Info (332119): ========= =================== =====================
-    Info (332119):   -25.457             -25.457 ram2e_ufm|DRCLK|regout 
+    Info (332119):   -25.469             -25.469 ram2e_ufm|DRCLK|regout 
     Info (332119):   -25.439             -25.439 ram2e_ufm|ARCLK|regout 
-    Info (332119):   -17.639            -171.643 C14M 
-Info (332146): Worst-case hold slack is -14.583
+    Info (332119):   -18.223            -201.658 C14M 
+Info (332146): Worst-case hold slack is -14.560
     Info (332119):     Slack       End Point TNS Clock 
     Info (332119): ========= =================== =====================
-    Info (332119):   -14.583             -14.583 ram2e_ufm|DRCLK|regout 
     Info (332119):   -14.560             -14.560 ram2e_ufm|ARCLK|regout 
-    Info (332119):     2.730               0.000 C14M 
+    Info (332119):   -14.560             -14.560 ram2e_ufm|DRCLK|regout 
+    Info (332119):     3.156               0.000 C14M 
 Info (332140): No Recovery paths to report
 Info (332140): No Removal paths to report
 Info (332146): Worst-case minimum pulse width slack is 34.581
@@ -723,9 +723,9 @@ Warning (332009): The launch and latch times for the relationship between source
 Info (332102): Design is not fully constrained for setup requirements
 Info (332102): Design is not fully constrained for hold requirements
 Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
-    Info: Peak virtual memory: 13072 megabytes
-    Info: Processing ended: Tue Jan 16 14:28:05 2024
+    Info: Peak virtual memory: 13073 megabytes
+    Info: Processing ended: Wed Jan 31 09:41:43 2024
     Info: Elapsed time: 00:00:01
-    Info: Total CPU time (on all processors): 00:00:01
+    Info: Total CPU time (on all processors): 00:00:02
 
 
diff --git a/CPLD/MAXV/output_files/RAM2E.sta.summary b/CPLD/MAXV/output_files/RAM2E.sta.summary
index f9a86c4..801c9c9 100644
--- a/CPLD/MAXV/output_files/RAM2E.sta.summary
+++ b/CPLD/MAXV/output_files/RAM2E.sta.summary
@@ -3,27 +3,27 @@ Timing Analyzer Summary
 ------------------------------------------------------------
 
 Type  : Setup 'ram2e_ufm|DRCLK|regout'
-Slack : -25.457
-TNS   : -25.457
+Slack : -25.469
+TNS   : -25.469
 
 Type  : Setup 'ram2e_ufm|ARCLK|regout'
 Slack : -25.439
 TNS   : -25.439
 
 Type  : Setup 'C14M'
-Slack : -17.639
-TNS   : -171.643
-
-Type  : Hold 'ram2e_ufm|DRCLK|regout'
-Slack : -14.583
-TNS   : -14.583
+Slack : -18.223
+TNS   : -201.658
 
 Type  : Hold 'ram2e_ufm|ARCLK|regout'
 Slack : -14.560
 TNS   : -14.560
 
+Type  : Hold 'ram2e_ufm|DRCLK|regout'
+Slack : -14.560
+TNS   : -14.560
+
 Type  : Hold 'C14M'
-Slack : 2.730
+Slack : 3.156
 TNS   : 0.000
 
 Type  : Minimum Pulse Width 'C14M'
diff --git a/CPLD/RAM2E.v b/CPLD/RAM2E.v
index ad78a7f..a86de2e 100644
--- a/CPLD/RAM2E.v
+++ b/CPLD/RAM2E.v
@@ -50,13 +50,12 @@ module RAM2E(C14M, PHI1, LED,
     output [7:0] Dout; assign Dout[7:0] = RD[7:0];
     
     /* Video Data Bus */
-    reg VOEENf, VOEENr;
-    always @(negedge C14M) VOEENf <= S==4'h7;
+	 reg VOE;
     always @(negedge C14M) begin
-        VOEENr <= S==4'h7 || S==4'h8 || S==4'h9 ||
-                  S==4'hA || S==4'hB || S==4'hC;
+        VOE <= S==4'h7 || S==4'h8 || S==4'h9 ||
+               S==4'hA || S==4'hB || S==4'hC;
     end
-    output nVOE; assign nVOE = !(VOEENf && VOEENr);
+    output nVOE; assign nVOE = !VOE;
     output reg [7:0] Vout; // Video data bus
     always @(negedge C14M) if (S==4'h6) Vout[7:0] <= RD[7:0];