Migrate to KiCAD 6
This commit is contained in:
parent
6a250d646d
commit
baa1c06a46
|
@ -14,6 +14,8 @@ _autosave-*
|
|||
*-save.pro
|
||||
*-save.kicad_pcb
|
||||
fp-info-cache
|
||||
256kB-2chip-SOJ/MacVRAMSIMM-backups/*
|
||||
512kB-2chip-SOJ/MacVRAMSIMM-backups/*
|
||||
|
||||
# Netlist files (exported from Eeschema)
|
||||
*.net
|
||||
|
|
File diff suppressed because one or more lines are too long
File diff suppressed because it is too large
Load Diff
|
@ -0,0 +1,75 @@
|
|||
{
|
||||
"board": {
|
||||
"active_layer": 0,
|
||||
"active_layer_preset": "All Layers",
|
||||
"auto_track_width": true,
|
||||
"hidden_nets": [],
|
||||
"high_contrast_mode": 0,
|
||||
"net_color_mode": 1,
|
||||
"opacity": {
|
||||
"pads": 1.0,
|
||||
"tracks": 1.0,
|
||||
"vias": 1.0,
|
||||
"zones": 0.6
|
||||
},
|
||||
"ratsnest_display_mode": 0,
|
||||
"selection_filter": {
|
||||
"dimensions": true,
|
||||
"footprints": true,
|
||||
"graphics": true,
|
||||
"keepouts": true,
|
||||
"lockedItems": true,
|
||||
"otherItems": true,
|
||||
"pads": true,
|
||||
"text": true,
|
||||
"tracks": true,
|
||||
"vias": true,
|
||||
"zones": true
|
||||
},
|
||||
"visible_items": [
|
||||
0,
|
||||
1,
|
||||
2,
|
||||
3,
|
||||
4,
|
||||
5,
|
||||
8,
|
||||
9,
|
||||
10,
|
||||
11,
|
||||
12,
|
||||
13,
|
||||
14,
|
||||
15,
|
||||
16,
|
||||
17,
|
||||
18,
|
||||
19,
|
||||
20,
|
||||
21,
|
||||
22,
|
||||
23,
|
||||
24,
|
||||
25,
|
||||
26,
|
||||
27,
|
||||
28,
|
||||
29,
|
||||
30,
|
||||
32,
|
||||
33,
|
||||
34,
|
||||
35,
|
||||
36
|
||||
],
|
||||
"visible_layers": "fffffff_ffffffff",
|
||||
"zone_display_mode": 0
|
||||
},
|
||||
"meta": {
|
||||
"filename": "MacVRAMSIMM.kicad_prl",
|
||||
"version": 3
|
||||
},
|
||||
"project": {
|
||||
"files": []
|
||||
}
|
||||
}
|
|
@ -0,0 +1,450 @@
|
|||
{
|
||||
"board": {
|
||||
"design_settings": {
|
||||
"defaults": {
|
||||
"board_outline_line_width": 0.15,
|
||||
"copper_line_width": 0.19999999999999998,
|
||||
"copper_text_italic": false,
|
||||
"copper_text_size_h": 1.5,
|
||||
"copper_text_size_v": 1.5,
|
||||
"copper_text_thickness": 0.3,
|
||||
"copper_text_upright": false,
|
||||
"courtyard_line_width": 0.049999999999999996,
|
||||
"dimension_precision": 4,
|
||||
"dimension_units": 3,
|
||||
"dimensions": {
|
||||
"arrow_length": 1270000,
|
||||
"extension_offset": 500000,
|
||||
"keep_text_aligned": true,
|
||||
"suppress_zeroes": false,
|
||||
"text_position": 0,
|
||||
"units_format": 1
|
||||
},
|
||||
"fab_line_width": 0.09999999999999999,
|
||||
"fab_text_italic": false,
|
||||
"fab_text_size_h": 1.0,
|
||||
"fab_text_size_v": 1.0,
|
||||
"fab_text_thickness": 0.15,
|
||||
"fab_text_upright": false,
|
||||
"other_line_width": 0.09999999999999999,
|
||||
"other_text_italic": false,
|
||||
"other_text_size_h": 1.0,
|
||||
"other_text_size_v": 1.0,
|
||||
"other_text_thickness": 0.15,
|
||||
"other_text_upright": false,
|
||||
"pads": {
|
||||
"drill": 0.0,
|
||||
"height": 1.12,
|
||||
"width": 2.44
|
||||
},
|
||||
"silk_line_width": 0.15,
|
||||
"silk_text_italic": false,
|
||||
"silk_text_size_h": 1.0,
|
||||
"silk_text_size_v": 1.0,
|
||||
"silk_text_thickness": 0.15,
|
||||
"silk_text_upright": false,
|
||||
"zones": {
|
||||
"45_degree_only": false,
|
||||
"min_clearance": 0.154
|
||||
}
|
||||
},
|
||||
"diff_pair_dimensions": [],
|
||||
"drc_exclusions": [],
|
||||
"meta": {
|
||||
"filename": "board_design_settings.json",
|
||||
"version": 2
|
||||
},
|
||||
"rule_severities": {
|
||||
"annular_width": "error",
|
||||
"clearance": "error",
|
||||
"copper_edge_clearance": "error",
|
||||
"courtyards_overlap": "error",
|
||||
"diff_pair_gap_out_of_range": "error",
|
||||
"diff_pair_uncoupled_length_too_long": "error",
|
||||
"drill_out_of_range": "error",
|
||||
"duplicate_footprints": "warning",
|
||||
"extra_footprint": "warning",
|
||||
"footprint_type_mismatch": "error",
|
||||
"hole_clearance": "error",
|
||||
"hole_near_hole": "error",
|
||||
"invalid_outline": "error",
|
||||
"item_on_disabled_layer": "error",
|
||||
"items_not_allowed": "error",
|
||||
"length_out_of_range": "error",
|
||||
"malformed_courtyard": "error",
|
||||
"microvia_drill_out_of_range": "error",
|
||||
"missing_courtyard": "ignore",
|
||||
"missing_footprint": "warning",
|
||||
"net_conflict": "warning",
|
||||
"npth_inside_courtyard": "ignore",
|
||||
"padstack": "error",
|
||||
"pth_inside_courtyard": "ignore",
|
||||
"shorting_items": "error",
|
||||
"silk_over_copper": "warning",
|
||||
"silk_overlap": "warning",
|
||||
"skew_out_of_range": "error",
|
||||
"through_hole_pad_without_hole": "error",
|
||||
"too_many_vias": "error",
|
||||
"track_dangling": "warning",
|
||||
"track_width": "error",
|
||||
"tracks_crossing": "error",
|
||||
"unconnected_items": "error",
|
||||
"unresolved_variable": "error",
|
||||
"via_dangling": "warning",
|
||||
"zone_has_empty_net": "error",
|
||||
"zones_intersect": "error"
|
||||
},
|
||||
"rule_severitieslegacy_courtyards_overlap": true,
|
||||
"rule_severitieslegacy_no_courtyard_defined": false,
|
||||
"rules": {
|
||||
"allow_blind_buried_vias": false,
|
||||
"allow_microvias": false,
|
||||
"max_error": 0.005,
|
||||
"min_clearance": 0.0,
|
||||
"min_copper_edge_clearance": 0.075,
|
||||
"min_hole_clearance": 0.25,
|
||||
"min_hole_to_hole": 0.25,
|
||||
"min_microvia_diameter": 0.19999999999999998,
|
||||
"min_microvia_drill": 0.09999999999999999,
|
||||
"min_silk_clearance": 0.0,
|
||||
"min_through_hole_diameter": 0.19999999999999998,
|
||||
"min_track_width": 0.15,
|
||||
"min_via_annular_width": 0.049999999999999996,
|
||||
"min_via_diameter": 0.5,
|
||||
"use_height_for_length_calcs": true
|
||||
},
|
||||
"track_widths": [
|
||||
0.0,
|
||||
0.2,
|
||||
0.25,
|
||||
0.3,
|
||||
0.35,
|
||||
0.4,
|
||||
0.45,
|
||||
0.5,
|
||||
0.6,
|
||||
0.8,
|
||||
1.0
|
||||
],
|
||||
"via_dimensions": [
|
||||
{
|
||||
"diameter": 0.0,
|
||||
"drill": 0.0
|
||||
},
|
||||
{
|
||||
"diameter": 0.6,
|
||||
"drill": 0.3
|
||||
},
|
||||
{
|
||||
"diameter": 0.8,
|
||||
"drill": 0.4
|
||||
},
|
||||
{
|
||||
"diameter": 1.0,
|
||||
"drill": 0.5
|
||||
}
|
||||
],
|
||||
"zones_allow_external_fillets": false,
|
||||
"zones_use_no_outline": true
|
||||
},
|
||||
"layer_presets": []
|
||||
},
|
||||
"boards": [],
|
||||
"cvpcb": {
|
||||
"equivalence_files": []
|
||||
},
|
||||
"erc": {
|
||||
"erc_exclusions": [],
|
||||
"meta": {
|
||||
"version": 0
|
||||
},
|
||||
"pin_map": [
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
1,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
1,
|
||||
2,
|
||||
1,
|
||||
1,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
0,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
1,
|
||||
2,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
1,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2
|
||||
]
|
||||
],
|
||||
"rule_severities": {
|
||||
"bus_definition_conflict": "error",
|
||||
"bus_entry_needed": "error",
|
||||
"bus_label_syntax": "error",
|
||||
"bus_to_bus_conflict": "error",
|
||||
"bus_to_net_conflict": "error",
|
||||
"different_unit_footprint": "error",
|
||||
"different_unit_net": "error",
|
||||
"duplicate_reference": "error",
|
||||
"duplicate_sheet_names": "error",
|
||||
"extra_units": "error",
|
||||
"global_label_dangling": "warning",
|
||||
"hier_label_mismatch": "error",
|
||||
"label_dangling": "error",
|
||||
"lib_symbol_issues": "warning",
|
||||
"multiple_net_names": "warning",
|
||||
"net_not_bus_member": "warning",
|
||||
"no_connect_connected": "warning",
|
||||
"no_connect_dangling": "warning",
|
||||
"pin_not_connected": "error",
|
||||
"pin_not_driven": "error",
|
||||
"pin_to_pin": "warning",
|
||||
"power_pin_not_driven": "error",
|
||||
"similar_labels": "warning",
|
||||
"unannotated": "error",
|
||||
"unit_value_mismatch": "error",
|
||||
"unresolved_variable": "error",
|
||||
"wire_dangling": "error"
|
||||
}
|
||||
},
|
||||
"libraries": {
|
||||
"pinned_footprint_libs": [],
|
||||
"pinned_symbol_libs": []
|
||||
},
|
||||
"meta": {
|
||||
"filename": "MacVRAMSIMM.kicad_pro",
|
||||
"version": 1
|
||||
},
|
||||
"net_settings": {
|
||||
"classes": [
|
||||
{
|
||||
"bus_width": 12.0,
|
||||
"clearance": 0.15,
|
||||
"diff_pair_gap": 0.25,
|
||||
"diff_pair_via_gap": 0.25,
|
||||
"diff_pair_width": 0.2,
|
||||
"line_style": 0,
|
||||
"microvia_diameter": 0.3,
|
||||
"microvia_drill": 0.1,
|
||||
"name": "Default",
|
||||
"pcb_color": "rgba(0, 0, 0, 0.000)",
|
||||
"schematic_color": "rgba(0, 0, 0, 0.000)",
|
||||
"track_width": 0.15,
|
||||
"via_diameter": 0.5,
|
||||
"via_drill": 0.2,
|
||||
"wire_width": 6.0
|
||||
}
|
||||
],
|
||||
"meta": {
|
||||
"version": 2
|
||||
},
|
||||
"net_colors": null
|
||||
},
|
||||
"pcbnew": {
|
||||
"last_paths": {
|
||||
"gencad": "",
|
||||
"idf": "",
|
||||
"netlist": "MacVRAMSIMM.net",
|
||||
"specctra_dsn": "",
|
||||
"step": "",
|
||||
"vrml": ""
|
||||
},
|
||||
"page_layout_descr_file": ""
|
||||
},
|
||||
"schematic": {
|
||||
"annotate_start_num": 0,
|
||||
"drawing": {
|
||||
"default_line_thickness": 6.0,
|
||||
"default_text_size": 50.0,
|
||||
"field_names": [],
|
||||
"intersheets_ref_own_page": false,
|
||||
"intersheets_ref_prefix": "",
|
||||
"intersheets_ref_short": false,
|
||||
"intersheets_ref_show": false,
|
||||
"intersheets_ref_suffix": "",
|
||||
"junction_size_choice": 3,
|
||||
"label_size_ratio": 0.25,
|
||||
"pin_symbol_size": 0.0,
|
||||
"text_offset_ratio": 0.08
|
||||
},
|
||||
"legacy_lib_dir": "",
|
||||
"legacy_lib_list": [],
|
||||
"meta": {
|
||||
"version": 1
|
||||
},
|
||||
"net_format_name": "Pcbnew",
|
||||
"ngspice": {
|
||||
"fix_include_paths": true,
|
||||
"fix_passive_vals": false,
|
||||
"meta": {
|
||||
"version": 0
|
||||
},
|
||||
"model_mode": 0,
|
||||
"workbook_filename": ""
|
||||
},
|
||||
"page_layout_descr_file": "",
|
||||
"plot_directory": "",
|
||||
"spice_adjust_passive_values": false,
|
||||
"spice_external_command": "spice \"%I\"",
|
||||
"subpart_first_id": 65,
|
||||
"subpart_id_separator": 0
|
||||
},
|
||||
"sheets": [
|
||||
[
|
||||
"1831fb37-1c5d-42c4-b898-151be6fca9dc",
|
||||
""
|
||||
]
|
||||
],
|
||||
"text_variables": {}
|
||||
}
|
File diff suppressed because it is too large
Load Diff
|
@ -1,264 +0,0 @@
|
|||
update=Monday, June 21, 2021 at 01:21:23 AM
|
||||
version=1
|
||||
last_client=kicad
|
||||
[general]
|
||||
version=1
|
||||
RootSch=
|
||||
BoardNm=
|
||||
[cvpcb]
|
||||
version=1
|
||||
NetIExt=net
|
||||
[eeschema]
|
||||
version=1
|
||||
LibDir=
|
||||
[eeschema/libraries]
|
||||
[pcbnew]
|
||||
version=1
|
||||
PageLayoutDescrFile=
|
||||
LastNetListRead=MacVRAMSIMM.net
|
||||
CopperLayerCount=4
|
||||
BoardThickness=1.6
|
||||
AllowMicroVias=0
|
||||
AllowBlindVias=0
|
||||
RequireCourtyardDefinitions=0
|
||||
ProhibitOverlappingCourtyards=1
|
||||
MinTrackWidth=0.15
|
||||
MinViaDiameter=0.5
|
||||
MinViaDrill=0.2
|
||||
MinMicroViaDiameter=0.2
|
||||
MinMicroViaDrill=0.09999999999999999
|
||||
MinHoleToHole=0.25
|
||||
TrackWidth1=0.15
|
||||
TrackWidth2=0.2
|
||||
TrackWidth3=0.25
|
||||
TrackWidth4=0.3
|
||||
TrackWidth5=0.35
|
||||
TrackWidth6=0.4
|
||||
TrackWidth7=0.45
|
||||
TrackWidth8=0.5
|
||||
TrackWidth9=0.6
|
||||
TrackWidth10=0.8
|
||||
TrackWidth11=1
|
||||
ViaDiameter1=0.5
|
||||
ViaDrill1=0.2
|
||||
ViaDiameter2=0.6
|
||||
ViaDrill2=0.3
|
||||
ViaDiameter3=0.8
|
||||
ViaDrill3=0.4
|
||||
ViaDiameter4=1
|
||||
ViaDrill4=0.5
|
||||
dPairWidth1=0.2
|
||||
dPairGap1=0.25
|
||||
dPairViaGap1=0.25
|
||||
SilkLineWidth=0.15
|
||||
SilkTextSizeV=1
|
||||
SilkTextSizeH=1
|
||||
SilkTextSizeThickness=0.15
|
||||
SilkTextItalic=0
|
||||
SilkTextUpright=1
|
||||
CopperLineWidth=0.2
|
||||
CopperTextSizeV=1.5
|
||||
CopperTextSizeH=1.5
|
||||
CopperTextThickness=0.3
|
||||
CopperTextItalic=0
|
||||
CopperTextUpright=1
|
||||
EdgeCutLineWidth=0.15
|
||||
CourtyardLineWidth=0.05
|
||||
OthersLineWidth=0.15
|
||||
OthersTextSizeV=1
|
||||
OthersTextSizeH=1
|
||||
OthersTextSizeThickness=0.15
|
||||
OthersTextItalic=0
|
||||
OthersTextUpright=1
|
||||
SolderMaskClearance=0.075
|
||||
SolderMaskMinWidth=0.09999999999999999
|
||||
SolderPasteClearance=-0.03809999999999999
|
||||
SolderPasteRatio=0
|
||||
[pcbnew/Layer.F.Cu]
|
||||
Name=F.Cu
|
||||
Type=0
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In1.Cu]
|
||||
Name=In1.Cu
|
||||
Type=1
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In2.Cu]
|
||||
Name=In2.Cu
|
||||
Type=0
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In3.Cu]
|
||||
Name=In3.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In4.Cu]
|
||||
Name=In4.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In5.Cu]
|
||||
Name=In5.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In6.Cu]
|
||||
Name=In6.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In7.Cu]
|
||||
Name=In7.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In8.Cu]
|
||||
Name=In8.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In9.Cu]
|
||||
Name=In9.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In10.Cu]
|
||||
Name=In10.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In11.Cu]
|
||||
Name=In11.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In12.Cu]
|
||||
Name=In12.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In13.Cu]
|
||||
Name=In13.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In14.Cu]
|
||||
Name=In14.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In15.Cu]
|
||||
Name=In15.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In16.Cu]
|
||||
Name=In16.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In17.Cu]
|
||||
Name=In17.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In18.Cu]
|
||||
Name=In18.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In19.Cu]
|
||||
Name=In19.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In20.Cu]
|
||||
Name=In20.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In21.Cu]
|
||||
Name=In21.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In22.Cu]
|
||||
Name=In22.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In23.Cu]
|
||||
Name=In23.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In24.Cu]
|
||||
Name=In24.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In25.Cu]
|
||||
Name=In25.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In26.Cu]
|
||||
Name=In26.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In27.Cu]
|
||||
Name=In27.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In28.Cu]
|
||||
Name=In28.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In29.Cu]
|
||||
Name=In29.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In30.Cu]
|
||||
Name=In30.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.B.Cu]
|
||||
Name=B.Cu
|
||||
Type=1
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Adhes]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Adhes]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Paste]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Paste]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.SilkS]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.SilkS]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Mask]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Mask]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Dwgs.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Cmts.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Eco1.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Eco2.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Edge.Cuts]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Margin]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.CrtYd]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.CrtYd]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Fab]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Fab]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Rescue]
|
||||
Enabled=0
|
||||
[pcbnew/Netclasses]
|
||||
[pcbnew/Netclasses/Default]
|
||||
Name=Default
|
||||
Clearance=0.15
|
||||
TrackWidth=0.15
|
||||
ViaDiameter=0.5
|
||||
ViaDrill=0.2
|
||||
uViaDiameter=0.3
|
||||
uViaDrill=0.1
|
||||
dPairWidth=0.2
|
||||
dPairGap=0.25
|
||||
dPairViaGap=0.25
|
||||
[schematic_editor]
|
||||
version=1
|
||||
PageLayoutDescrFile=
|
||||
PlotDirectoryName=
|
||||
SubpartIdSeparator=0
|
||||
SubpartFirstId=65
|
||||
NetFmtName=Pcbnew
|
||||
SpiceAjustPassiveValues=0
|
||||
LabSize=50
|
||||
ERC_TestSimilarLabels=1
|
File diff suppressed because one or more lines are too long
File diff suppressed because it is too large
Load Diff
|
@ -0,0 +1,75 @@
|
|||
{
|
||||
"board": {
|
||||
"active_layer": 0,
|
||||
"active_layer_preset": "All Layers",
|
||||
"auto_track_width": true,
|
||||
"hidden_nets": [],
|
||||
"high_contrast_mode": 0,
|
||||
"net_color_mode": 1,
|
||||
"opacity": {
|
||||
"pads": 1.0,
|
||||
"tracks": 1.0,
|
||||
"vias": 1.0,
|
||||
"zones": 0.6
|
||||
},
|
||||
"ratsnest_display_mode": 0,
|
||||
"selection_filter": {
|
||||
"dimensions": true,
|
||||
"footprints": true,
|
||||
"graphics": true,
|
||||
"keepouts": true,
|
||||
"lockedItems": true,
|
||||
"otherItems": true,
|
||||
"pads": true,
|
||||
"text": true,
|
||||
"tracks": true,
|
||||
"vias": true,
|
||||
"zones": true
|
||||
},
|
||||
"visible_items": [
|
||||
0,
|
||||
1,
|
||||
2,
|
||||
3,
|
||||
4,
|
||||
5,
|
||||
8,
|
||||
9,
|
||||
10,
|
||||
11,
|
||||
12,
|
||||
13,
|
||||
14,
|
||||
15,
|
||||
16,
|
||||
17,
|
||||
18,
|
||||
19,
|
||||
20,
|
||||
21,
|
||||
22,
|
||||
23,
|
||||
24,
|
||||
25,
|
||||
26,
|
||||
27,
|
||||
28,
|
||||
29,
|
||||
30,
|
||||
32,
|
||||
33,
|
||||
34,
|
||||
35,
|
||||
36
|
||||
],
|
||||
"visible_layers": "fffffff_ffffffff",
|
||||
"zone_display_mode": 0
|
||||
},
|
||||
"meta": {
|
||||
"filename": "MacVRAMSIMM.kicad_prl",
|
||||
"version": 3
|
||||
},
|
||||
"project": {
|
||||
"files": []
|
||||
}
|
||||
}
|
|
@ -0,0 +1,450 @@
|
|||
{
|
||||
"board": {
|
||||
"design_settings": {
|
||||
"defaults": {
|
||||
"board_outline_line_width": 0.15,
|
||||
"copper_line_width": 0.19999999999999998,
|
||||
"copper_text_italic": false,
|
||||
"copper_text_size_h": 1.5,
|
||||
"copper_text_size_v": 1.5,
|
||||
"copper_text_thickness": 0.3,
|
||||
"copper_text_upright": false,
|
||||
"courtyard_line_width": 0.049999999999999996,
|
||||
"dimension_precision": 4,
|
||||
"dimension_units": 3,
|
||||
"dimensions": {
|
||||
"arrow_length": 1270000,
|
||||
"extension_offset": 500000,
|
||||
"keep_text_aligned": true,
|
||||
"suppress_zeroes": false,
|
||||
"text_position": 0,
|
||||
"units_format": 1
|
||||
},
|
||||
"fab_line_width": 0.09999999999999999,
|
||||
"fab_text_italic": false,
|
||||
"fab_text_size_h": 1.0,
|
||||
"fab_text_size_v": 1.0,
|
||||
"fab_text_thickness": 0.15,
|
||||
"fab_text_upright": false,
|
||||
"other_line_width": 0.09999999999999999,
|
||||
"other_text_italic": false,
|
||||
"other_text_size_h": 1.0,
|
||||
"other_text_size_v": 1.0,
|
||||
"other_text_thickness": 0.15,
|
||||
"other_text_upright": false,
|
||||
"pads": {
|
||||
"drill": 0.0,
|
||||
"height": 1.12,
|
||||
"width": 2.44
|
||||
},
|
||||
"silk_line_width": 0.15,
|
||||
"silk_text_italic": false,
|
||||
"silk_text_size_h": 1.0,
|
||||
"silk_text_size_v": 1.0,
|
||||
"silk_text_thickness": 0.15,
|
||||
"silk_text_upright": false,
|
||||
"zones": {
|
||||
"45_degree_only": false,
|
||||
"min_clearance": 0.154
|
||||
}
|
||||
},
|
||||
"diff_pair_dimensions": [],
|
||||
"drc_exclusions": [],
|
||||
"meta": {
|
||||
"filename": "board_design_settings.json",
|
||||
"version": 2
|
||||
},
|
||||
"rule_severities": {
|
||||
"annular_width": "error",
|
||||
"clearance": "error",
|
||||
"copper_edge_clearance": "error",
|
||||
"courtyards_overlap": "error",
|
||||
"diff_pair_gap_out_of_range": "error",
|
||||
"diff_pair_uncoupled_length_too_long": "error",
|
||||
"drill_out_of_range": "error",
|
||||
"duplicate_footprints": "warning",
|
||||
"extra_footprint": "warning",
|
||||
"footprint_type_mismatch": "error",
|
||||
"hole_clearance": "error",
|
||||
"hole_near_hole": "error",
|
||||
"invalid_outline": "error",
|
||||
"item_on_disabled_layer": "error",
|
||||
"items_not_allowed": "error",
|
||||
"length_out_of_range": "error",
|
||||
"malformed_courtyard": "error",
|
||||
"microvia_drill_out_of_range": "error",
|
||||
"missing_courtyard": "ignore",
|
||||
"missing_footprint": "warning",
|
||||
"net_conflict": "warning",
|
||||
"npth_inside_courtyard": "ignore",
|
||||
"padstack": "error",
|
||||
"pth_inside_courtyard": "ignore",
|
||||
"shorting_items": "error",
|
||||
"silk_over_copper": "warning",
|
||||
"silk_overlap": "warning",
|
||||
"skew_out_of_range": "error",
|
||||
"through_hole_pad_without_hole": "error",
|
||||
"too_many_vias": "error",
|
||||
"track_dangling": "warning",
|
||||
"track_width": "error",
|
||||
"tracks_crossing": "error",
|
||||
"unconnected_items": "error",
|
||||
"unresolved_variable": "error",
|
||||
"via_dangling": "warning",
|
||||
"zone_has_empty_net": "error",
|
||||
"zones_intersect": "error"
|
||||
},
|
||||
"rule_severitieslegacy_courtyards_overlap": true,
|
||||
"rule_severitieslegacy_no_courtyard_defined": false,
|
||||
"rules": {
|
||||
"allow_blind_buried_vias": false,
|
||||
"allow_microvias": false,
|
||||
"max_error": 0.005,
|
||||
"min_clearance": 0.0,
|
||||
"min_copper_edge_clearance": 0.075,
|
||||
"min_hole_clearance": 0.25,
|
||||
"min_hole_to_hole": 0.25,
|
||||
"min_microvia_diameter": 0.19999999999999998,
|
||||
"min_microvia_drill": 0.09999999999999999,
|
||||
"min_silk_clearance": 0.0,
|
||||
"min_through_hole_diameter": 0.19999999999999998,
|
||||
"min_track_width": 0.15,
|
||||
"min_via_annular_width": 0.049999999999999996,
|
||||
"min_via_diameter": 0.5,
|
||||
"use_height_for_length_calcs": true
|
||||
},
|
||||
"track_widths": [
|
||||
0.0,
|
||||
0.2,
|
||||
0.25,
|
||||
0.3,
|
||||
0.35,
|
||||
0.4,
|
||||
0.45,
|
||||
0.5,
|
||||
0.6,
|
||||
0.8,
|
||||
1.0
|
||||
],
|
||||
"via_dimensions": [
|
||||
{
|
||||
"diameter": 0.0,
|
||||
"drill": 0.0
|
||||
},
|
||||
{
|
||||
"diameter": 0.6,
|
||||
"drill": 0.3
|
||||
},
|
||||
{
|
||||
"diameter": 0.8,
|
||||
"drill": 0.4
|
||||
},
|
||||
{
|
||||
"diameter": 1.0,
|
||||
"drill": 0.5
|
||||
}
|
||||
],
|
||||
"zones_allow_external_fillets": false,
|
||||
"zones_use_no_outline": true
|
||||
},
|
||||
"layer_presets": []
|
||||
},
|
||||
"boards": [],
|
||||
"cvpcb": {
|
||||
"equivalence_files": []
|
||||
},
|
||||
"erc": {
|
||||
"erc_exclusions": [],
|
||||
"meta": {
|
||||
"version": 0
|
||||
},
|
||||
"pin_map": [
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
1,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
1,
|
||||
2,
|
||||
1,
|
||||
1,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
0,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
1,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
1,
|
||||
2,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
0,
|
||||
2,
|
||||
1,
|
||||
1,
|
||||
0,
|
||||
0,
|
||||
1,
|
||||
0,
|
||||
2,
|
||||
0,
|
||||
0,
|
||||
2
|
||||
],
|
||||
[
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2,
|
||||
2
|
||||
]
|
||||
],
|
||||
"rule_severities": {
|
||||
"bus_definition_conflict": "error",
|
||||
"bus_entry_needed": "error",
|
||||
"bus_label_syntax": "error",
|
||||
"bus_to_bus_conflict": "error",
|
||||
"bus_to_net_conflict": "error",
|
||||
"different_unit_footprint": "error",
|
||||
"different_unit_net": "error",
|
||||
"duplicate_reference": "error",
|
||||
"duplicate_sheet_names": "error",
|
||||
"extra_units": "error",
|
||||
"global_label_dangling": "warning",
|
||||
"hier_label_mismatch": "error",
|
||||
"label_dangling": "error",
|
||||
"lib_symbol_issues": "warning",
|
||||
"multiple_net_names": "warning",
|
||||
"net_not_bus_member": "warning",
|
||||
"no_connect_connected": "warning",
|
||||
"no_connect_dangling": "warning",
|
||||
"pin_not_connected": "error",
|
||||
"pin_not_driven": "error",
|
||||
"pin_to_pin": "warning",
|
||||
"power_pin_not_driven": "error",
|
||||
"similar_labels": "warning",
|
||||
"unannotated": "error",
|
||||
"unit_value_mismatch": "error",
|
||||
"unresolved_variable": "error",
|
||||
"wire_dangling": "error"
|
||||
}
|
||||
},
|
||||
"libraries": {
|
||||
"pinned_footprint_libs": [],
|
||||
"pinned_symbol_libs": []
|
||||
},
|
||||
"meta": {
|
||||
"filename": "MacVRAMSIMM.kicad_pro",
|
||||
"version": 1
|
||||
},
|
||||
"net_settings": {
|
||||
"classes": [
|
||||
{
|
||||
"bus_width": 12.0,
|
||||
"clearance": 0.15,
|
||||
"diff_pair_gap": 0.25,
|
||||
"diff_pair_via_gap": 0.25,
|
||||
"diff_pair_width": 0.2,
|
||||
"line_style": 0,
|
||||
"microvia_diameter": 0.3,
|
||||
"microvia_drill": 0.1,
|
||||
"name": "Default",
|
||||
"pcb_color": "rgba(0, 0, 0, 0.000)",
|
||||
"schematic_color": "rgba(0, 0, 0, 0.000)",
|
||||
"track_width": 0.15,
|
||||
"via_diameter": 0.5,
|
||||
"via_drill": 0.2,
|
||||
"wire_width": 6.0
|
||||
}
|
||||
],
|
||||
"meta": {
|
||||
"version": 2
|
||||
},
|
||||
"net_colors": null
|
||||
},
|
||||
"pcbnew": {
|
||||
"last_paths": {
|
||||
"gencad": "",
|
||||
"idf": "",
|
||||
"netlist": "MacVRAMSIMM.net",
|
||||
"specctra_dsn": "",
|
||||
"step": "",
|
||||
"vrml": ""
|
||||
},
|
||||
"page_layout_descr_file": ""
|
||||
},
|
||||
"schematic": {
|
||||
"annotate_start_num": 0,
|
||||
"drawing": {
|
||||
"default_line_thickness": 6.0,
|
||||
"default_text_size": 50.0,
|
||||
"field_names": [],
|
||||
"intersheets_ref_own_page": false,
|
||||
"intersheets_ref_prefix": "",
|
||||
"intersheets_ref_short": false,
|
||||
"intersheets_ref_show": false,
|
||||
"intersheets_ref_suffix": "",
|
||||
"junction_size_choice": 3,
|
||||
"label_size_ratio": 0.25,
|
||||
"pin_symbol_size": 0.0,
|
||||
"text_offset_ratio": 0.08
|
||||
},
|
||||
"legacy_lib_dir": "",
|
||||
"legacy_lib_list": [],
|
||||
"meta": {
|
||||
"version": 1
|
||||
},
|
||||
"net_format_name": "Pcbnew",
|
||||
"ngspice": {
|
||||
"fix_include_paths": true,
|
||||
"fix_passive_vals": false,
|
||||
"meta": {
|
||||
"version": 0
|
||||
},
|
||||
"model_mode": 0,
|
||||
"workbook_filename": ""
|
||||
},
|
||||
"page_layout_descr_file": "",
|
||||
"plot_directory": "",
|
||||
"spice_adjust_passive_values": false,
|
||||
"spice_external_command": "spice \"%I\"",
|
||||
"subpart_first_id": 65,
|
||||
"subpart_id_separator": 0
|
||||
},
|
||||
"sheets": [
|
||||
[
|
||||
"fe8d9267-7834-48d6-a191-c8724b2ee78d",
|
||||
""
|
||||
]
|
||||
],
|
||||
"text_variables": {}
|
||||
}
|
File diff suppressed because it is too large
Load Diff
|
@ -1,264 +0,0 @@
|
|||
update=Monday, June 21, 2021 at 01:23:58 AM
|
||||
version=1
|
||||
last_client=kicad
|
||||
[general]
|
||||
version=1
|
||||
RootSch=
|
||||
BoardNm=
|
||||
[cvpcb]
|
||||
version=1
|
||||
NetIExt=net
|
||||
[eeschema]
|
||||
version=1
|
||||
LibDir=
|
||||
[eeschema/libraries]
|
||||
[pcbnew]
|
||||
version=1
|
||||
PageLayoutDescrFile=
|
||||
LastNetListRead=MacVRAMSIMM.net
|
||||
CopperLayerCount=4
|
||||
BoardThickness=1.6
|
||||
AllowMicroVias=0
|
||||
AllowBlindVias=0
|
||||
RequireCourtyardDefinitions=0
|
||||
ProhibitOverlappingCourtyards=1
|
||||
MinTrackWidth=0.15
|
||||
MinViaDiameter=0.5
|
||||
MinViaDrill=0.2
|
||||
MinMicroViaDiameter=0.2
|
||||
MinMicroViaDrill=0.09999999999999999
|
||||
MinHoleToHole=0.25
|
||||
TrackWidth1=0.15
|
||||
TrackWidth2=0.2
|
||||
TrackWidth3=0.25
|
||||
TrackWidth4=0.3
|
||||
TrackWidth5=0.35
|
||||
TrackWidth6=0.4
|
||||
TrackWidth7=0.45
|
||||
TrackWidth8=0.5
|
||||
TrackWidth9=0.6
|
||||
TrackWidth10=0.8
|
||||
TrackWidth11=1
|
||||
ViaDiameter1=0.5
|
||||
ViaDrill1=0.2
|
||||
ViaDiameter2=0.6
|
||||
ViaDrill2=0.3
|
||||
ViaDiameter3=0.8
|
||||
ViaDrill3=0.4
|
||||
ViaDiameter4=1
|
||||
ViaDrill4=0.5
|
||||
dPairWidth1=0.2
|
||||
dPairGap1=0.25
|
||||
dPairViaGap1=0.25
|
||||
SilkLineWidth=0.15
|
||||
SilkTextSizeV=1
|
||||
SilkTextSizeH=1
|
||||
SilkTextSizeThickness=0.15
|
||||
SilkTextItalic=0
|
||||
SilkTextUpright=1
|
||||
CopperLineWidth=0.2
|
||||
CopperTextSizeV=1.5
|
||||
CopperTextSizeH=1.5
|
||||
CopperTextThickness=0.3
|
||||
CopperTextItalic=0
|
||||
CopperTextUpright=1
|
||||
EdgeCutLineWidth=0.15
|
||||
CourtyardLineWidth=0.05
|
||||
OthersLineWidth=0.15
|
||||
OthersTextSizeV=1
|
||||
OthersTextSizeH=1
|
||||
OthersTextSizeThickness=0.15
|
||||
OthersTextItalic=0
|
||||
OthersTextUpright=1
|
||||
SolderMaskClearance=0.075
|
||||
SolderMaskMinWidth=0.09999999999999999
|
||||
SolderPasteClearance=-0.03809999999999999
|
||||
SolderPasteRatio=0
|
||||
[pcbnew/Layer.F.Cu]
|
||||
Name=F.Cu
|
||||
Type=0
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In1.Cu]
|
||||
Name=In1.Cu
|
||||
Type=1
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In2.Cu]
|
||||
Name=In2.Cu
|
||||
Type=0
|
||||
Enabled=1
|
||||
[pcbnew/Layer.In3.Cu]
|
||||
Name=In3.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In4.Cu]
|
||||
Name=In4.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In5.Cu]
|
||||
Name=In5.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In6.Cu]
|
||||
Name=In6.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In7.Cu]
|
||||
Name=In7.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In8.Cu]
|
||||
Name=In8.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In9.Cu]
|
||||
Name=In9.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In10.Cu]
|
||||
Name=In10.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In11.Cu]
|
||||
Name=In11.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In12.Cu]
|
||||
Name=In12.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In13.Cu]
|
||||
Name=In13.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In14.Cu]
|
||||
Name=In14.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In15.Cu]
|
||||
Name=In15.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In16.Cu]
|
||||
Name=In16.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In17.Cu]
|
||||
Name=In17.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In18.Cu]
|
||||
Name=In18.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In19.Cu]
|
||||
Name=In19.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In20.Cu]
|
||||
Name=In20.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In21.Cu]
|
||||
Name=In21.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In22.Cu]
|
||||
Name=In22.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In23.Cu]
|
||||
Name=In23.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In24.Cu]
|
||||
Name=In24.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In25.Cu]
|
||||
Name=In25.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In26.Cu]
|
||||
Name=In26.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In27.Cu]
|
||||
Name=In27.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In28.Cu]
|
||||
Name=In28.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In29.Cu]
|
||||
Name=In29.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.In30.Cu]
|
||||
Name=In30.Cu
|
||||
Type=0
|
||||
Enabled=0
|
||||
[pcbnew/Layer.B.Cu]
|
||||
Name=B.Cu
|
||||
Type=1
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Adhes]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Adhes]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Paste]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Paste]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.SilkS]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.SilkS]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Mask]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Mask]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Dwgs.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Cmts.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Eco1.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Eco2.User]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Edge.Cuts]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Margin]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.CrtYd]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.CrtYd]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.B.Fab]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.F.Fab]
|
||||
Enabled=1
|
||||
[pcbnew/Layer.Rescue]
|
||||
Enabled=0
|
||||
[pcbnew/Netclasses]
|
||||
[pcbnew/Netclasses/Default]
|
||||
Name=Default
|
||||
Clearance=0.15
|
||||
TrackWidth=0.15
|
||||
ViaDiameter=0.5
|
||||
ViaDrill=0.2
|
||||
uViaDiameter=0.3
|
||||
uViaDrill=0.1
|
||||
dPairWidth=0.2
|
||||
dPairGap=0.25
|
||||
dPairViaGap=0.25
|
||||
[schematic_editor]
|
||||
version=1
|
||||
PageLayoutDescrFile=
|
||||
PlotDirectoryName=
|
||||
SubpartIdSeparator=0
|
||||
SubpartFirstId=65
|
||||
NetFmtName=Pcbnew
|
||||
SpiceAjustPassiveValues=0
|
||||
LabSize=50
|
||||
ERC_TestSimilarLabels=1
|
|
@ -1,647 +0,0 @@
|
|||
EESchema Schematic File Version 4
|
||||
EELAYER 30 0
|
||||
EELAYER END
|
||||
$Descr USLetter 11000 8500
|
||||
encoding utf-8
|
||||
Sheet 1 1
|
||||
Title "GW4405A"
|
||||
Date "2021-05-30"
|
||||
Rev "1.0"
|
||||
Comp "Garrett's Workshop"
|
||||
Comment1 ""
|
||||
Comment2 ""
|
||||
Comment3 ""
|
||||
Comment4 ""
|
||||
$EndDescr
|
||||
Wire Wire Line
|
||||
3600 4800 4000 4800
|
||||
Wire Wire Line
|
||||
3600 5000 4000 5000
|
||||
$Comp
|
||||
L Device:C_Small C2
|
||||
U 1 1 5ECB95C1
|
||||
P 4000 4900
|
||||
F 0 "C2" H 4092 4946 50 0000 L CNN
|
||||
F 1 "2u2" H 4092 4855 50 0000 L CNN
|
||||
F 2 "stdpads:C_0805" H 4000 4900 50 0001 C CNN
|
||||
F 3 "" H 4000 4900 50 0001 C CNN
|
||||
1 4000 4900
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Device:C_Small C3
|
||||
U 1 1 5ECB95C7
|
||||
P 4400 4900
|
||||
F 0 "C3" H 4492 4946 50 0000 L CNN
|
||||
F 1 "2u2" H 4492 4855 50 0000 L CNN
|
||||
F 2 "stdpads:C_0805" H 4400 4900 50 0001 C CNN
|
||||
F 3 "" H 4400 4900 50 0001 C CNN
|
||||
1 4400 4900
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Connection ~ 4000 4800
|
||||
Wire Wire Line
|
||||
4000 4800 4400 4800
|
||||
Connection ~ 4000 5000
|
||||
Wire Wire Line
|
||||
4000 5000 4400 5000
|
||||
$Comp
|
||||
L power:+5V #PWR0146
|
||||
U 1 1 5ECCC504
|
||||
P 3600 4800
|
||||
F 0 "#PWR0146" H 3600 4650 50 0001 C CNN
|
||||
F 1 "+5V" H 3600 4950 50 0000 C CNN
|
||||
F 2 "" H 3600 4800 50 0001 C CNN
|
||||
F 3 "" H 3600 4800 50 0001 C CNN
|
||||
1 3600 4800
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Connection ~ 3600 4800
|
||||
$Comp
|
||||
L Device:C_Small C4
|
||||
U 1 1 5ECABC30
|
||||
P 4750 4900
|
||||
F 0 "C4" H 4842 4946 50 0000 L CNN
|
||||
F 1 "2u2" H 4842 4855 50 0000 L CNN
|
||||
F 2 "stdpads:C_0805" H 4750 4900 50 0001 C CNN
|
||||
F 3 "" H 4750 4900 50 0001 C CNN
|
||||
1 4750 4900
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Connection ~ 4400 5000
|
||||
Wire Wire Line
|
||||
4400 5000 4750 5000
|
||||
$Comp
|
||||
L Mechanical:MountingHole_Pad H3
|
||||
U 1 1 5EDC8F09
|
||||
P 4500 4000
|
||||
F 0 "H3" H 4600 4003 50 0000 L CNN
|
||||
F 1 " " H 4600 3958 50 0001 L CNN
|
||||
F 2 "stdpads:PasteHole_1.1mm_PTH" H 4500 4000 50 0001 C CNN
|
||||
F 3 "" H 4500 4000 50 0001 C CNN
|
||||
1 4500 4000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:MountingHole_Pad H4
|
||||
U 1 1 5EDC8F0F
|
||||
P 4800 4000
|
||||
F 0 "H4" H 4900 4003 50 0000 L CNN
|
||||
F 1 " " H 4900 3958 50 0001 L CNN
|
||||
F 2 "stdpads:PasteHole_1.1mm_PTH" H 4800 4000 50 0001 C CNN
|
||||
F 3 "" H 4800 4000 50 0001 C CNN
|
||||
1 4800 4000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L power:GND #PWR0145
|
||||
U 1 1 5EDC9F0C
|
||||
P 4800 4100
|
||||
F 0 "#PWR0145" H 4800 3850 50 0001 C CNN
|
||||
F 1 "GND" H 4800 3950 50 0000 C CNN
|
||||
F 2 "" H 4800 4100 50 0001 C CNN
|
||||
F 3 "" H 4800 4100 50 0001 C CNN
|
||||
1 4800 4100
|
||||
-1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:Fiducial FID1
|
||||
U 1 1 5EDCC581
|
||||
P 3900 4300
|
||||
F 0 "FID1" H 3985 4346 50 0000 L CNN
|
||||
F 1 "Fiducial" H 3985 4255 50 0000 L CNN
|
||||
F 2 "stdpads:Fiducial" H 3900 4300 50 0001 C CNN
|
||||
F 3 "" H 3900 4300 50 0001 C CNN
|
||||
1 3900 4300
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:Fiducial FID2
|
||||
U 1 1 5EDCCA31
|
||||
P 4400 4300
|
||||
F 0 "FID2" H 4485 4346 50 0000 L CNN
|
||||
F 1 "Fiducial" H 4485 4255 50 0000 L CNN
|
||||
F 2 "stdpads:Fiducial" H 4400 4300 50 0001 C CNN
|
||||
F 3 "" H 4400 4300 50 0001 C CNN
|
||||
1 4400 4300
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:Fiducial FID3
|
||||
U 1 1 5EDCCCF0
|
||||
P 3900 4500
|
||||
F 0 "FID3" H 3985 4546 50 0000 L CNN
|
||||
F 1 "Fiducial" H 3985 4455 50 0000 L CNN
|
||||
F 2 "stdpads:Fiducial" H 3900 4500 50 0001 C CNN
|
||||
F 3 "" H 3900 4500 50 0001 C CNN
|
||||
1 3900 4500
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:Fiducial FID4
|
||||
U 1 1 5EDCCFC0
|
||||
P 4400 4500
|
||||
F 0 "FID4" H 4485 4546 50 0000 L CNN
|
||||
F 1 "Fiducial" H 4485 4455 50 0000 L CNN
|
||||
F 2 "stdpads:Fiducial" H 4400 4500 50 0001 C CNN
|
||||
F 3 "" H 4400 4500 50 0001 C CNN
|
||||
1 4400 4500
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:MountingHole_Pad H2
|
||||
U 1 1 5EE01FE6
|
||||
P 4200 4000
|
||||
F 0 "H2" H 4300 4003 50 0000 L CNN
|
||||
F 1 " " H 4300 3958 50 0001 L CNN
|
||||
F 2 "stdpads:PasteHole_1.1mm_PTH" H 4200 4000 50 0001 C CNN
|
||||
F 3 "" H 4200 4000 50 0001 C CNN
|
||||
1 4200 4000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Mechanical:MountingHole_Pad H1
|
||||
U 1 1 5EE01FE0
|
||||
P 3900 4000
|
||||
F 0 "H1" H 4000 4003 50 0000 L CNN
|
||||
F 1 " " H 4000 3958 50 0001 L CNN
|
||||
F 2 "stdpads:PasteHole_1.1mm_PTH" H 3900 4000 50 0001 C CNN
|
||||
F 3 "" H 3900 4000 50 0001 C CNN
|
||||
1 3900 4000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Wire Wire Line
|
||||
3900 4100 4200 4100
|
||||
Connection ~ 4200 4100
|
||||
Wire Wire Line
|
||||
4200 4100 4500 4100
|
||||
Connection ~ 4500 4100
|
||||
Wire Wire Line
|
||||
4500 4100 4800 4100
|
||||
Connection ~ 4800 4100
|
||||
$Comp
|
||||
L GW_RAM:VRAM-256kx8-SOP-40 U2
|
||||
U 1 1 60B08190
|
||||
P 5200 2600
|
||||
F 0 "U2" H 5200 3767 50 0000 C CNN
|
||||
F 1 "42C8255" H 5200 3676 50 0000 C CNN
|
||||
F 2 "stdpads:SOJ-40_400mil" H 5200 1550 50 0001 C CNN
|
||||
F 3 "" H 5200 2350 50 0001 C CNN
|
||||
1 5200 2600
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Text Label 3600 1700 2 50 ~ 0
|
||||
A0
|
||||
Text Label 3600 1800 2 50 ~ 0
|
||||
A1
|
||||
Text Label 3600 1900 2 50 ~ 0
|
||||
A2
|
||||
Text Label 3600 2000 2 50 ~ 0
|
||||
A3
|
||||
Text Label 3600 2100 2 50 ~ 0
|
||||
A4
|
||||
Text Label 3600 2200 2 50 ~ 0
|
||||
A5
|
||||
Text Label 3600 2300 2 50 ~ 0
|
||||
A6
|
||||
Text Label 3600 2400 2 50 ~ 0
|
||||
A7
|
||||
Text Label 3600 2500 2 50 ~ 0
|
||||
A8
|
||||
Text Label 3600 2600 2 50 ~ 0
|
||||
L~CAS~
|
||||
Text Label 3600 2700 2 50 ~ 0
|
||||
~RAS~
|
||||
Text Label 3600 2800 2 50 ~ 0
|
||||
L~WE~
|
||||
Text Label 3600 2900 2 50 ~ 0
|
||||
L~OE~
|
||||
Text Label 3600 3000 2 50 ~ 0
|
||||
L~SE~
|
||||
Text Label 3600 3100 2 50 ~ 0
|
||||
DSF
|
||||
NoConn ~ 3600 3200
|
||||
Text Label 3600 3400 2 50 ~ 0
|
||||
SC
|
||||
Text Label 4400 2800 0 50 ~ 0
|
||||
S0
|
||||
Text Label 4400 2900 0 50 ~ 0
|
||||
S1
|
||||
Text Label 4400 3000 0 50 ~ 0
|
||||
S2
|
||||
Text Label 4400 3100 0 50 ~ 0
|
||||
S3
|
||||
Text Label 4400 3200 0 50 ~ 0
|
||||
S4
|
||||
Text Label 4400 3300 0 50 ~ 0
|
||||
S5
|
||||
Text Label 4400 3400 0 50 ~ 0
|
||||
S6
|
||||
Text Label 4400 3500 0 50 ~ 0
|
||||
S7
|
||||
Text Label 4400 1900 0 50 ~ 0
|
||||
D0
|
||||
Text Label 4400 2000 0 50 ~ 0
|
||||
D1
|
||||
Text Label 4400 2100 0 50 ~ 0
|
||||
D2
|
||||
Text Label 4400 2200 0 50 ~ 0
|
||||
D3
|
||||
Text Label 4400 2300 0 50 ~ 0
|
||||
D4
|
||||
Text Label 4400 2400 0 50 ~ 0
|
||||
D5
|
||||
Text Label 4400 2500 0 50 ~ 0
|
||||
D6
|
||||
Text Label 4400 2600 0 50 ~ 0
|
||||
D7
|
||||
Text Label 5600 1900 0 50 ~ 0
|
||||
D8
|
||||
Text Label 5600 2000 0 50 ~ 0
|
||||
D9
|
||||
Text Label 5600 2100 0 50 ~ 0
|
||||
D10
|
||||
Text Label 5600 2200 0 50 ~ 0
|
||||
D11
|
||||
Text Label 5600 2300 0 50 ~ 0
|
||||
D12
|
||||
Text Label 5600 2400 0 50 ~ 0
|
||||
D13
|
||||
Text Label 5600 2500 0 50 ~ 0
|
||||
D14
|
||||
Text Label 5600 2600 0 50 ~ 0
|
||||
D15
|
||||
Text Label 5600 2800 0 50 ~ 0
|
||||
S8
|
||||
Text Label 5600 2900 0 50 ~ 0
|
||||
S9
|
||||
Text Label 2800 4200 0 50 ~ 0
|
||||
S10
|
||||
Text Label 2800 4300 0 50 ~ 0
|
||||
S11
|
||||
Text Label 5600 3200 0 50 ~ 0
|
||||
S12
|
||||
Text Label 5600 3300 0 50 ~ 0
|
||||
S13
|
||||
Text Label 5600 3400 0 50 ~ 0
|
||||
S14
|
||||
Text Label 5600 3500 0 50 ~ 0
|
||||
S15
|
||||
Text Label 4800 1700 2 50 ~ 0
|
||||
A0
|
||||
Text Label 4800 1800 2 50 ~ 0
|
||||
A1
|
||||
Text Label 4800 1900 2 50 ~ 0
|
||||
A2
|
||||
Text Label 4800 2000 2 50 ~ 0
|
||||
A3
|
||||
Text Label 4800 2100 2 50 ~ 0
|
||||
A4
|
||||
Text Label 4800 2200 2 50 ~ 0
|
||||
A5
|
||||
Text Label 4800 2300 2 50 ~ 0
|
||||
A6
|
||||
Text Label 4800 2400 2 50 ~ 0
|
||||
A7
|
||||
Text Label 4800 2500 2 50 ~ 0
|
||||
A8
|
||||
Text Label 4800 2600 2 50 ~ 0
|
||||
U~CAS~
|
||||
Text Label 4800 2700 2 50 ~ 0
|
||||
~RAS~
|
||||
Text Label 4800 2800 2 50 ~ 0
|
||||
U~WE~
|
||||
Text Label 4800 2900 2 50 ~ 0
|
||||
U~OE~
|
||||
Text Label 4800 3000 2 50 ~ 0
|
||||
U~SE~
|
||||
Text Label 4800 3100 2 50 ~ 0
|
||||
DSF
|
||||
Text Label 4800 3400 2 50 ~ 0
|
||||
SC
|
||||
NoConn ~ 4800 3200
|
||||
$Comp
|
||||
L power:+5V #PWR0101
|
||||
U 1 1 60B17419
|
||||
P 5600 1700
|
||||
F 0 "#PWR0101" H 5600 1550 50 0001 C CNN
|
||||
F 1 "+5V" H 5600 1850 50 0000 C CNN
|
||||
F 2 "" H 5600 1700 50 0001 C CNN
|
||||
F 3 "" H 5600 1700 50 0001 C CNN
|
||||
1 5600 1700
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L power:+5V #PWR0102
|
||||
U 1 1 60B18A14
|
||||
P 4400 1700
|
||||
F 0 "#PWR0102" H 4400 1550 50 0001 C CNN
|
||||
F 1 "+5V" H 4400 1850 50 0000 C CNN
|
||||
F 2 "" H 4400 1700 50 0001 C CNN
|
||||
F 3 "" H 4400 1700 50 0001 C CNN
|
||||
1 4400 1700
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L power:GND #PWR0103
|
||||
U 1 1 60B194CB
|
||||
P 4800 3500
|
||||
F 0 "#PWR0103" H 4800 3250 50 0001 C CNN
|
||||
F 1 "GND" H 4800 3350 50 0000 C CNN
|
||||
F 2 "" H 4800 3500 50 0001 C CNN
|
||||
F 3 "" H 4800 3500 50 0001 C CNN
|
||||
1 4800 3500
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L power:GND #PWR0104
|
||||
U 1 1 60B198E7
|
||||
P 3600 3500
|
||||
F 0 "#PWR0104" H 3600 3250 50 0001 C CNN
|
||||
F 1 "GND" H 3600 3350 50 0000 C CNN
|
||||
F 2 "" H 3600 3500 50 0001 C CNN
|
||||
F 3 "" H 3600 3500 50 0001 C CNN
|
||||
1 3600 3500
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L Connector_Generic:Conn_02x34_Counter_Clockwise J1
|
||||
U 1 1 60B1DE17
|
||||
P 2500 3300
|
||||
F 0 "J1" H 2550 5117 50 0000 C CNN
|
||||
F 1 "VRAM" H 2550 5026 50 0000 C CNN
|
||||
F 2 "stdpads:MacVRAMSIMM_Edge" H 2500 3300 50 0001 C CNN
|
||||
F 3 "" H 2500 3300 50 0001 C CNN
|
||||
1 2500 3300
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L power:+5V #PWR0105
|
||||
U 1 1 60B23902
|
||||
P 1900 1700
|
||||
F 0 "#PWR0105" H 1900 1550 50 0001 C CNN
|
||||
F 1 "+5V" H 1900 1850 50 0000 C CNN
|
||||
F 2 "" H 1900 1700 50 0001 C CNN
|
||||
F 3 "" H 1900 1700 50 0001 C CNN
|
||||
1 1900 1700
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Wire Wire Line
|
||||
1900 1700 2300 1700
|
||||
Wire Wire Line
|
||||
1900 1700 1900 4500
|
||||
Wire Wire Line
|
||||
1900 4500 2300 4500
|
||||
Connection ~ 1900 1700
|
||||
$Comp
|
||||
L power:+5V #PWR0106
|
||||
U 1 1 60B2620B
|
||||
P 3200 1700
|
||||
F 0 "#PWR0106" H 3200 1550 50 0001 C CNN
|
||||
F 1 "+5V" H 3200 1850 50 0000 C CNN
|
||||
F 2 "" H 3200 1700 50 0001 C CNN
|
||||
F 3 "" H 3200 1700 50 0001 C CNN
|
||||
1 3200 1700
|
||||
-1 0 0 -1
|
||||
$EndComp
|
||||
Wire Wire Line
|
||||
3200 1700 2800 1700
|
||||
Wire Wire Line
|
||||
3200 1700 3200 1800
|
||||
Wire Wire Line
|
||||
3200 3300 2800 3300
|
||||
Connection ~ 3200 1700
|
||||
Wire Wire Line
|
||||
2800 1800 3200 1800
|
||||
Connection ~ 3200 1800
|
||||
Wire Wire Line
|
||||
3200 1800 3200 3300
|
||||
Wire Wire Line
|
||||
2300 3500 2000 3500
|
||||
Wire Wire Line
|
||||
2000 3500 2000 3600
|
||||
Wire Wire Line
|
||||
2300 3600 2000 3600
|
||||
Connection ~ 2000 3600
|
||||
Wire Wire Line
|
||||
2000 3600 2000 5000
|
||||
Wire Wire Line
|
||||
2800 5000 3100 5000
|
||||
Wire Wire Line
|
||||
3100 5000 3100 3200
|
||||
Wire Wire Line
|
||||
3100 3200 2800 3200
|
||||
Wire Wire Line
|
||||
2800 3100 3100 3100
|
||||
Wire Wire Line
|
||||
3100 3100 3100 3200
|
||||
Connection ~ 3100 3200
|
||||
$Comp
|
||||
L power:GND #PWR0107
|
||||
U 1 1 60B336E0
|
||||
P 3100 5000
|
||||
F 0 "#PWR0107" H 3100 4750 50 0001 C CNN
|
||||
F 1 "GND" H 3100 4850 50 0000 C CNN
|
||||
F 2 "" H 3100 5000 50 0001 C CNN
|
||||
F 3 "" H 3100 5000 50 0001 C CNN
|
||||
1 3100 5000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Connection ~ 3100 5000
|
||||
$Comp
|
||||
L power:GND #PWR0108
|
||||
U 1 1 60B35565
|
||||
P 2000 5000
|
||||
F 0 "#PWR0108" H 2000 4750 50 0001 C CNN
|
||||
F 1 "GND" H 2000 4850 50 0000 C CNN
|
||||
F 2 "" H 2000 5000 50 0001 C CNN
|
||||
F 3 "" H 2000 5000 50 0001 C CNN
|
||||
1 2000 5000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Text Label 2300 1800 2 50 ~ 0
|
||||
DSF
|
||||
Text Label 2300 1900 2 50 ~ 0
|
||||
S0
|
||||
Text Label 2300 2000 2 50 ~ 0
|
||||
S1
|
||||
Text Label 2300 2100 2 50 ~ 0
|
||||
L~OE~
|
||||
Text Label 2300 2200 2 50 ~ 0
|
||||
D0
|
||||
Text Label 2300 2300 2 50 ~ 0
|
||||
D1
|
||||
Text Label 2300 2400 2 50 ~ 0
|
||||
S3
|
||||
Text Label 2300 2500 2 50 ~ 0
|
||||
S2
|
||||
Text Label 2300 2600 2 50 ~ 0
|
||||
L~WE~
|
||||
Text Label 2300 2700 2 50 ~ 0
|
||||
~RAS~
|
||||
Text Label 2300 2800 2 50 ~ 0
|
||||
L~SE~
|
||||
Text Label 2300 2900 2 50 ~ 0
|
||||
D3
|
||||
Text Label 2300 3000 2 50 ~ 0
|
||||
D2
|
||||
Text Label 2300 3100 2 50 ~ 0
|
||||
A0
|
||||
Text Label 2300 3200 2 50 ~ 0
|
||||
A1
|
||||
Text Label 2300 3300 2 50 ~ 0
|
||||
A2
|
||||
Text Label 2300 3400 2 50 ~ 0
|
||||
A3
|
||||
Text Label 2300 3700 2 50 ~ 0
|
||||
S4
|
||||
Text Label 2300 3800 2 50 ~ 0
|
||||
S5
|
||||
Text Label 2300 4000 2 50 ~ 0
|
||||
D4
|
||||
Text Label 2300 4100 2 50 ~ 0
|
||||
D5
|
||||
Text Label 2300 4300 2 50 ~ 0
|
||||
S6
|
||||
Text Label 2300 4200 2 50 ~ 0
|
||||
S7
|
||||
Text Label 2300 4700 2 50 ~ 0
|
||||
D6
|
||||
Text Label 2300 4600 2 50 ~ 0
|
||||
D7
|
||||
Text Label 2300 4800 2 50 ~ 0
|
||||
L~CAS~
|
||||
Text Label 2300 4900 2 50 ~ 0
|
||||
A4
|
||||
Text Label 2300 5000 2 50 ~ 0
|
||||
A5
|
||||
Text Label 2800 4900 0 50 ~ 0
|
||||
SC
|
||||
Text Label 2800 4800 0 50 ~ 0
|
||||
S8
|
||||
Text Label 2800 4700 0 50 ~ 0
|
||||
S9
|
||||
Text Label 2800 4600 0 50 ~ 0
|
||||
U~OE~
|
||||
Text Label 2800 4500 0 50 ~ 0
|
||||
D8
|
||||
Text Label 2800 4400 0 50 ~ 0
|
||||
D9
|
||||
Text Label 5600 3000 0 50 ~ 0
|
||||
S10
|
||||
Text Label 5600 3100 0 50 ~ 0
|
||||
S11
|
||||
Text Label 2800 4100 0 50 ~ 0
|
||||
U~WE~
|
||||
Text Label 2800 4000 0 50 ~ 0
|
||||
U~SE~
|
||||
Text Label 2800 3800 0 50 ~ 0
|
||||
D10
|
||||
Text Label 2800 3900 0 50 ~ 0
|
||||
D11
|
||||
Text Label 2800 3700 0 50 ~ 0
|
||||
A6
|
||||
Text Label 2800 3600 0 50 ~ 0
|
||||
A7
|
||||
Text Label 2800 3500 0 50 ~ 0
|
||||
A8
|
||||
NoConn ~ 2800 3400
|
||||
Text Label 2800 3000 0 50 ~ 0
|
||||
S12
|
||||
Text Label 2800 2900 0 50 ~ 0
|
||||
S13
|
||||
Text Label 2800 2700 0 50 ~ 0
|
||||
D12
|
||||
Text Label 2800 2600 0 50 ~ 0
|
||||
D13
|
||||
Text Label 2800 2400 0 50 ~ 0
|
||||
S14
|
||||
Text Label 2800 2500 0 50 ~ 0
|
||||
S15
|
||||
Text Label 2800 2000 0 50 ~ 0
|
||||
D14
|
||||
Text Label 2800 2100 0 50 ~ 0
|
||||
D15
|
||||
Text Label 2800 1900 0 50 ~ 0
|
||||
U~CAS~
|
||||
NoConn ~ 2800 2200
|
||||
Connection ~ 4750 5000
|
||||
Connection ~ 4400 4800
|
||||
$Comp
|
||||
L Device:C_Small C1
|
||||
U 1 1 5ECB95BB
|
||||
P 3600 4900
|
||||
F 0 "C1" H 3692 4946 50 0000 L CNN
|
||||
F 1 "2u2" H 3692 4855 50 0000 L CNN
|
||||
F 2 "stdpads:C_0805" H 3600 4900 50 0001 C CNN
|
||||
F 3 "" H 3600 4900 50 0001 C CNN
|
||||
1 3600 4900
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
$Comp
|
||||
L GW_RAM:VRAM-256kx8-SOP-40 U1
|
||||
U 1 1 60B06926
|
||||
P 4000 2600
|
||||
F 0 "U1" H 4000 3767 50 0000 C CNN
|
||||
F 1 "42C8255" H 4000 3676 50 0000 C CNN
|
||||
F 2 "stdpads:SOJ-40_400mil" H 4000 1550 50 0001 C CNN
|
||||
F 3 "" H 4000 2350 50 0001 C CNN
|
||||
1 4000 2600
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Text Label 2300 4400 2 50 ~ 0
|
||||
L~WE~2
|
||||
Text Label 2800 2300 0 50 ~ 0
|
||||
U~WE~2
|
||||
Text Label 2300 3900 2 50 ~ 0
|
||||
L~OE~2
|
||||
Text Label 2800 2800 0 50 ~ 0
|
||||
U~OE~2
|
||||
Wire Wire Line
|
||||
4400 4800 4750 4800
|
||||
$Comp
|
||||
L Device:C_Small C5
|
||||
U 1 1 617F80D7
|
||||
P 5150 4900
|
||||
F 0 "C5" H 5242 4946 50 0000 L CNN
|
||||
F 1 "2u2" H 5242 4855 50 0000 L CNN
|
||||
F 2 "stdpads:C_0805" H 5150 4900 50 0001 C CNN
|
||||
F 3 "" H 5150 4900 50 0001 C CNN
|
||||
1 5150 4900
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Wire Wire Line
|
||||
4750 4800 5150 4800
|
||||
Wire Wire Line
|
||||
4750 5000 5150 5000
|
||||
$Comp
|
||||
L Device:C_Small C6
|
||||
U 1 1 617F80DF
|
||||
P 5500 4900
|
||||
F 0 "C6" H 5592 4946 50 0000 L CNN
|
||||
F 1 "2u2" H 5592 4855 50 0000 L CNN
|
||||
F 2 "stdpads:C_0805" H 5500 4900 50 0001 C CNN
|
||||
F 3 "" H 5500 4900 50 0001 C CNN
|
||||
1 5500 4900
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Connection ~ 5150 5000
|
||||
Wire Wire Line
|
||||
5150 5000 5500 5000
|
||||
Connection ~ 5500 5000
|
||||
$Comp
|
||||
L power:GND #PWR0109
|
||||
U 1 1 617F80E8
|
||||
P 5500 5000
|
||||
F 0 "#PWR0109" H 5500 4750 50 0001 C CNN
|
||||
F 1 "GND" H 5500 4850 50 0000 C CNN
|
||||
F 2 "" H 5500 5000 50 0001 C CNN
|
||||
F 3 "" H 5500 5000 50 0001 C CNN
|
||||
1 5500 5000
|
||||
1 0 0 -1
|
||||
$EndComp
|
||||
Wire Wire Line
|
||||
5150 4800 5500 4800
|
||||
Connection ~ 4750 4800
|
||||
Connection ~ 5150 4800
|
||||
$EndSCHEMATC
|
Loading…
Reference in New Issue