Warp-SE/cpld/XC95144XL/WarpSE_tim.html

1 line
258 KiB
HTML
Raw Normal View History

2022-03-29 08:23:54 +00:00
<title>CPLD&nbsp;Timing&nbsp;Report&nbsp;(Text)</title><PRE><FONT&nbsp;FACE="Courier&nbsp;New",&nbsp;monotype><p&nbsp;align=left><b>CPLD&nbsp;Timing&nbsp;Report&nbsp;(Text)</b></p><b><center>Mon&nbsp;Mar&nbsp;28&nbsp;09:30:32&nbsp;2022</center></b><br><hr><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Performance&nbsp;Summary&nbsp;Report<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--------------------------<br><br>Design:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;WarpSE<br>Device:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;XC95144XL-10-TQ100<br>Speed&nbsp;File:&nbsp;Version&nbsp;3.0<br>Program:&nbsp;&nbsp;&nbsp;&nbsp;Timing&nbsp;Report&nbsp;Generator:&nbsp;&nbsp;version&nbsp;P.20131013<br>Date:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Mon&nbsp;Mar&nbsp;28&nbsp;09:28:06&nbsp;2022<br><br>Timing&nbsp;Constraint&nbsp;Summary:<br><br>TS_CLK_IOB=PERIOD:CLK_IOB:142.857nS:HIGH:71.428nS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;N/A<br>TS_CLK_FSB=PERIOD:CLK_FSB:40.000nS:HIGH:20.000nS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Met<br>TS_CLK2X_IOB=PERIOD:CLK2X_IOB:66.666nS:HIGH:33.333nS&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Met<br><br>Performance&nbsp;Summary:<br><br>Pad&nbsp;to&nbsp;Pad&nbsp;(tPD)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;11.0ns&nbsp;(1&nbsp;macrocell&nbsp;levels)<br>Pad&nbsp;'A_FSB<11>'&nbsp;to&nbsp;Pad&nbsp;'RA<1>'&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;<br><br>Clock&nbsp;net&nbsp;'CLK_IOB'&nbsp;path&nbsp;delays:<br><br>Setup&nbsp;to&nbsp;Clock&nbsp;at&nbsp;the&nbsp;Pad&nbsp;(tSU)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;6.5ns&nbsp;(0&nbsp;macrocell&nbsp;levels)<br>Data&nbsp;signal&nbsp;'E_IOB'&nbsp;to&nbsp;DFF&nbsp;D&nbsp;input&nbsp;Pin&nbsp;at&nbsp;'iobm/Er.D'<br>Clock&nbsp;pad&nbsp;'CLK_IOB'&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(GCK)<br><br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Minimum&nbsp;Clock&nbsp;Period:&nbsp;9.0ns<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Maximum&nbsp;Internal&nbsp;Clock&nbsp;Speed:&nbsp;111.1Mhz<br>&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;(Limited&nbsp;by&nbsp;Clock&nbsp;Pulse&nbsp;Width)<br><br>Clock&nbsp;net&nbsp;'CLK_FSB'&nbsp;path&nbsp;delays:<br><br>Clock&nbsp;Pad&nbsp;to&nbsp;Output&nbsp;Pad&nbsp;(tCO)&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;14.5ns&nbsp;(2&nbsp;macrocell&nbsp;levels)<br>Clock&nbsp;Pad&nbsp;'CLK_FSB'&nbsp;to&nbsp;Output&nbsp;Pad&nbsp;'RA<1>'&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nb