2022-02-07 04:40:30 +00:00
< HTML > < HEAD > < TITLE > < / TITLE > < STYLE TYPE = "text/css" > < ! - - b o d y , p r e { f o n t - f a m i l y : ' C o u r i e r N e w ' , m o n o s p a c e ; c o l o r : # 0 0 0 0 0 0 ; f o n t - s i z e : 8 8 % ; b a c k g r o u n d - c o l o r : # f f f f f f ; } h 1 { f o n t - w e i g h t : b o l d ; m a r g i n - t o p : 2 4 p x ; m a r g i n - b o t t o m : 1 0 p x ; b o r d e r - b o t t o m : 3 p x s o l i d # 0 0 0 ; f o n t - s i z e : 1 e m ; } h 2 { f o n t - w e i g h t : b o l d ; m a r g i n - t o p : 1 8 p x ; m a r g i n - b o t t o m : 5 p x ; f o n t - s i z e : 0 . 9 0 e m ; } h 3 { f o n t - w e i g h t : b o l d ; m a r g i n - t o p : 1 2 p x ; m a r g i n - b o t t o m : 5 p x ; f o n t - s i z e : 0 . 8 0 e m ; } p { f o n t - s i z e : 7 8 % ; } P . T a b l e { m a r g i n - t o p : 4 p x ; m a r g i n - b o t t o m : 4 p x ; m a r g i n - r i g h t : 4 p x ; m a r g i n - l e f t : 4 p x ; } t a b l e { b o r d e r - w i d t h : 1 p x 1 p x 1 p x 1 p x ; b o r d e r - s t y l e : s o l i d s o l i d s o l i d s o l i d ; b o r d e r - c o l o r : b l a c k b l a c k b l a c k b l a c k ; b o r d e r - c o l l a p s e : c o l l a p s e ; } t h { f o n t - w e i g h t : b o l d ; p a d d i n g : 4 p x ; b o r d e r - w i d t h : 1 p x 1 p x 1 p x 1 p x ; b o r d e r - s t y l e : s o l i d s o l i d s o l i d s o l i d ; b o r d e r - c o l o r : b l a c k b l a c k b l a c k b l a c k ; v e r t i c a l - a l i g n : t o p ; t e x t - a l i g n : l e f t ; f o n t - s i z e : 7 8 % ; } t d { p a d d i n g : 4 p x ; b o r d e r - w i d t h : 1 p x 1 p x 1 p x 1 p x ; b o r d e r - s t y l e : s o l i d s o l i d s o l i d s o l i d ; b o r d e r - c o l o r : b l a c k b l a c k b l a c k b l a c k ; v e r t i c a l - a l i g n : t o p ; f o n t - s i z e : 7 8 % ; } a { c o l o r : # 0 1 3 C 9 A ; t e x t - d e c o r a t i o n : n o n e ; } a : v i s i t e d { c o l o r : # 0 1 3 C 9 A ; } a : h o v e r , a : a c t i v e { t e x t - d e c o r a t i o n : u n d e r l i n e ; c o l o r : # 5 B A F D 4 ; } . p a s s { b a c k g r o u n d - c o l o r : # 0 0 f f 0 0 ;
2021-10-09 01:29:42 +00:00
Starting: parse design source files
(VERI-1482) Analyzing Verilog file 'C:/lscc/diamond/3.12/ispfpga/userware/NT/SYNTHESIS_HEADERS/machxo2.v'
2022-02-07 04:40:30 +00:00
(VERI-1482) Analyzing Verilog file 'C:/Users/zanek/Documents/GitHub/RAM2GS/CPLD/LCMXO2/RAM2GS-LCMXO2.v'
INFO - C:/Users/zanek/Documents/GitHub/RAM2GS/CPLD/LCMXO2/RAM2GS-LCMXO2.v(1,8-1,14) (VERI-1018) compiling module 'RAM2GS'
INFO - C:/Users/zanek/Documents/GitHub/RAM2GS/CPLD/LCMXO2/RAM2GS-LCMXO2.v(1,1-731,10) (VERI-9000) elaborating module 'RAM2GS'
2021-10-09 01:29:42 +00:00
INFO - C:/lscc/diamond/3.12/ispfpga/userware/NT/SYNTHESIS_HEADERS/machxo2.v(1800,1-1872,10) (VERI-9000) elaborating module 'EFB_uniq_1'
2022-02-07 04:40:30 +00:00
WARNING - C:/Users/zanek/Documents/GitHub/RAM2GS/CPLD/LCMXO2/RAM2GS-LCMXO2.v(325,2-348,25) (VERI-2435) port 'PLL0DATI7' is not connected on this instance
WARNING - C:/Users/zanek/Documents/GitHub/RAM2GS/CPLD/LCMXO2/RAM2GS-LCMXO2.v(325,2-348,25) (VERI-1927) port 'WBDATO7' remains unconnected for this instance
2021-10-09 01:29:42 +00:00
Done: design load finished with (0) errors, and (2) warnings
< / PRE > < / BODY > < / HTML >